首页
|
本学科首页
官方微博
|
高级检索
文章检索
按
中文标题
英文标题
中文关键词
英文关键词
中文摘要
英文摘要
作者中文名
作者英文名
单位中文名
单位英文名
基金中文名
基金英文名
杂志中文名
杂志英文名
栏目英文名
栏目英文名
DOI
责任编辑
分类号
杂志ISSN号
检索
检索词:
出版年份:
从
到
被引次数:
从
到
他引次数:
从
到
提示:输入*表示无穷大
全文获取类型
收费全文
2篇
免费
0篇
专业分类
无线电
2篇
出版年
2013年
2篇
排序方式:
出版年(降序)
出版年(升序)
被引次数(降序)
被引次数(升序)
更新时间(降序)
更新时间(升序)
杂志中文名(升序)
杂志中文名(降序)
杂志英文名(升序)
杂志英文名(降序)
作者中文名(升序)
作者中文名(降序)
作者英文名(升序)
作者英文名(降序)
相关性
共有2条查询结果,搜索用时 0 毫秒
1
1.
基于 FPGA 的八通道高速 ADC 的时序设计
简
徐立升
徐根倩
马正欣
宋早迪
蒋秀波
周冬冬
秦智超
《电讯技术》
2013,(12):1629-1632
相似文献
2.
基于FPGA的八通道高速ADC的时序设计
徐立升
徐根倩
马正欣
宋早迪
蒋秀波
周冬冬
秦智超
《电讯技术》
2013,53(12)
针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。
相似文献
1
设为首页
|
免责声明
|
关于勤云
|
加入收藏
Copyright
©
北京勤云科技发展有限公司
京ICP备09084417号