一种3V CMOS音乐集成电路的设计原理

介绍了一种数字式全定制音乐集成电路设计原理。对伪音阶发生器、节拍发生器等子电路作了较详细的叙述。采用这种原理可设计出单芯片驱动压电陶瓷和发光二极管的音乐集成电路，该电路无须外接电阻、电容，可存储数首歌曲；另外，还可设计出一种数字音频程控频率合成器，时钟为ｆ０时，可控频率范围为ｆ０２～ｆ０２Ｎ。     

Nb∶SrTiO3阻变单元及1T1R复合结构的电离辐射总剂量效应研究

开展了Nb∶SrTiO_(3)阻变单元及1T1R复合结构的X射线总剂量效应实验研究。结果表明,Nb∶SrTiO_(3)阻变单元在累积剂量达到10 Mrad(Si)时依然能够保持良好的阻变特性,高、低阻态未发生逻辑混乱。1T1R复合结构中的NMOS选通晶体管对电离辐射较为敏感,在栅氧化层中辐射感生氧化物陷阱电荷的作用下,NMOS器件阈值电压逐渐向负方向漂移,泄漏电流逐渐增加,进一步导致关态条件下(V_(G)=0 V)对阻变存储单元的错误读写。通过选用抗辐射加固NMOS选通晶体管,可显著提升1T1R复合结构的抗总剂量能力。     

一种新型半绝缘键合SOI结构

报道了一种新型半绝缘键合SOI结构,采用化学气相淀积加外延生长键合过渡多晶硅层的方法实现了该结构.研制出的这种新结构,完整率大于85%,Si-Si键合界面接触比电阻小于5×10-4Ω·cm2.这种新结构可以广泛用于高低压功率集成电路、高可靠集成电路、MEMS、硅基光电集成等新器件和电路中.     

一种新颖的应变Si沟道 pMOSFET制作技术

在应变Si沟道异质结场效应晶体管(HFET)制作过程中,引入分子束外延(MBE)低温Si(LT-Si)技术,大大减少了弛豫SiGe层所需的厚度.TEM结果表明,应变Si层线位错密度低于106cm-2.原子力显微镜(AFM)测试表明,其表面均方粗糙度小于1.02nm.器件测试结果表明,与相同条件下的体Si pMOSFET相比,空穴迁移率提高了25%.     

基于1.5 μm BiCMOS 工艺的SiGe HBT器件设计优化

基于非选择性外延,自对准注入技术,集电区选择性注入和快速热退火工艺,提出了一种适用于1.5μm BiCMOS集成技术的SiGe HBT器件结构。该结构具有内基区薄,外基区厚,B/E结两侧杂质浓度低,发射极/基极自对准诸优点。利用TSuprem4和Medici进行工艺模拟和电学特性仿真。结果表明,所设计的的SiGe HBT具有良好的电学特性,其最大电流增益为210,当Vce=2.5 V时,截止频率达到65 GHz,验证了器件结构设计的合理性。     

一种NMOS型折叠和内插电路及其SPICE分析

将折叠和内插技术应用于高速Ａ／Ｄ转换器中，以３μｍ器件参数，５Ｖ工作电压，分析了一种ＮＭＯＳ型折叠和内插电路在全温区范围的功能，以及ＮＭＯＳ管衬度偏置效应和误差的影响，结果表明，在通常的工艺条件下，折叠电路可处理２．４Ｖ１ＭＨｚ的满幅输入信号，数字采样速度大于１ＭＳ／ｓ包含第一级内插电阻的折叠电路功耗为１４ｍＷ。     

Study of hybrid orientation structure wafer

Two types of 5μm thick hybrid orientation structure wafers,which were integrated by（110）or（100） orientation silicon wafers as the substrate,have been investigated for 15-40 V voltage ICs and MEMS sensor applications.They have been obtained mainly by SOI wafer bonding and a non-selective epitaxy technique,and have been presented in China for the first time.The thickness of BOX SiO₂ buried in wafer is 220 nm.It has been found that the quality of hybrid orientation structure with（100）wafer substrate is better than that with（110）wafer substrate by"Sirtl defect etching of HOSW".     

硅功率集成技术发展动态

文章介绍了硅功率集成电路技术的一些发展劝态。单片中小功率智能集成电路发展迅速，以BCD为其主要工艺技术；基于SOI的智能功率集成电路也得到开发。单片集成式的功率管为电源管理小型化、高频、较高可靠性设计提供了新途径，它们在分布式电源、便携式设备仪表中得到广泛应用。     

多晶硅发射极NPN管的辐射效应研究

为了研究多晶硅发射极双极晶体管的辐射可靠性,对多晶硅发射极NPN管进行了不同偏置条件下⁶⁰Co γ射线的高剂量率辐照试验和室温退火试验。试验结果表明,辐射后,基极电流IB显著增大,而集电极电流IC变化不大;反偏偏置条件下,IB的辐射损伤效应在辐射后更严重;室温退火后,IB有一定程度的持续损伤。多晶硅发射极NPN管与单晶硅发射极NPN管的辐射对比试验结果表明,多晶硅发射极NPN管的抗辐射性能较好。从器件结构和工艺条件方面,分析了多晶硅发射极NPN管的辐射损伤机理。分析了多晶硅发射极NPN管与单晶硅发射极NPN管的辐射损伤区别。     

采用混合晶向实现PMOSFET迁移率提升了150%

本文提出了一种基于混合晶向硅材料的高性能PMOSFET 器件。采用硅玻键合、化学机械抛光、硅刻蚀和非选择性外延等方法,成功制作了集成有（100）和（110）晶向的混合晶向硅片。基于这种混合晶向材料,成功研制了沟道宽长比为50：8 的PMOSFET器件,器件测试结果表明：制作在（110）晶向上的PMOSFET 器件在低场条件下,电流驱动能力提高了50.7%,最大迁移率增加了150%,是当前见于报道的PMOSFET迁移率提升指标较高的一颗器件。