排序方式: 共有3条查询结果,搜索用时 0 毫秒
1
1.
IRIG-B码的产生与解调系统设计与实现 总被引:2,自引:0,他引:2
给出了一种基于ISA总线的B码产生与解调系统设计的新方法。B码产生模块从某个时间初始值开始运行产生时间信息,并按照国际通用的B码格式,产生出与当前时间对应的B码信号,其中运行初始值可由微机通过ISA总线任意设置;B码解调模块将标准时统设备送来的B码信号,通过电平转换之后送入FPGA,由FPGA通过内部逻辑解调出8421码格式的天、时、分、秒信息,通过ISA总线送人微机,以校准本机的系统时间。本系统可用于时统设备的调试与检修,也可作为实践教学设备使用,使所属人员了解IRIG-B码的结构及工作流程。设计具有灵活性和开放性的特点。 相似文献
2.
3.
基于uC/OS-Ⅱ的嵌入式网络监控系统的设计与实现 总被引:1,自引:0,他引:1
介绍了一种嵌入于FPGA(fieid programmable gate array)的网络监控系统的设计过程,给出了以FPGA为核心构建的"输入输出控制+逻辑控制器+数据处理+网络接口控制"的系统硬件设计结构.利用Altera SOPC(system on programmable chip)技术,在FPGA内部构建了Nios Ⅱ CPU,并内嵌实时内核uC/OS-Ⅱ,由uC/OS-Ⅱ完成对网络控制器DM9000A以及整个系统的任务调度和管理,完成对连接在系统上的设备状态的远程实时监控.测试结果表明,该系统占用资源少,工作稳定、可靠,满足功能需求. 相似文献
1