极点跟随的LDO稳压器频率补偿方法

提出了一种新型的用于LDO稳压器的频率补偿方法,并通过动态偏置电压缓冲器进行了电路实现。该方法提供了快速的瞬态响应,且无需芯片上频率补偿电容,提高了芯片的集成度。理论分析与仿真结果表明,LDO稳压器在满负载条件下的频率稳定得到了保证。     

一种新型运放相位反转保护电路

在高噪声环境下,如何抑制相位反转现象的发生,是双极型和JFET型运放在电力电子、工业控制和汽车电子等领域应用中的一个重要问题.基于运算放大器电路相位反转现象的发生机理,针对现有抑制方法的不足,提出了一种新型的相位反转保护电路.该保护电路结构紧凑,仅需3个双极型器件,且当运放输入信号处于正常共模输入范围时,对运放的性能参数,如差模信号增益、建立时间和静态功耗等,没有不利的影响.理论分析与仿真结果表明,该保护电路不仅避免了运放电路相位反转的发生,而且有效地抑制了伴随相位反转的过流现象.     

半导体保护器件阴极短路区的设计

为改善半导体保护器件的主要特性参数,通过对半导体保护器件基本原理的简单论述,深入研究了阴极短路结构的相关理论,分析了阴极短路区结构和工艺对半导体保护器件主要特性参数的影响,提出了优化半导体保护器件主要特性参数的一些方法。     

PWM单端正激变换器谐振磁复位分析与设计

分析了PWM单端正激变换器的谐振磁复位;研究了功率变压器励磁电感、开关管寄生电容以及整流管寄生电容等寄生参数对谐振磁复位的影响;给出了设计谐振磁复位的主要方法,并通过计算机仿真和模拟实验进行了结果验证.     

C波段4W功率GaAs MESFET制作技术

文章主要介绍了已研制的C波段5．2－5．8GHz ４W GaAs MESFET功率管制作技术,包括将匹配网络等效电路元件参数换算成集总和分布式元件的方法,及匹配网络工艺制作技术。最后,获得的成品功率管的测量值与模拟计算结果吻合。     

一种提取 Statz MESFET 非线性电容模型参数的方法

文章提出一种Ｓｔａｔｚ ＧａＡｓ ＭＥＳＦＥＴ非线性电容模型参数的简单方法。它基于逐点拟合和综合拟合法,并以小信号模型数据分布在电容电压特性曲线的三个区为判据,判定提取的电容模型参数的正确性。计算表明,对偏置的电容Ｃｇｘ和Ｃｇｄ数据情况,提取Ｓｔａｔｚ非线性电容模型参数较适用。     

微波功率GaAs MESFET小信号等效电路的研究

提出了计算功率ＧａＡｓ ＭＥＳＦＥＴ小信号模型参数的一些改进方法,包括计算Ｈｅｓｓｅ矩阵本征值和本征向量,确定各元件对总误差的敏感度、目标函数的优化顺序和优化方向,以及稳定的计算方法,计算结果与器件的测量值吻合。     

130 nm NMOS器件的单粒子辐射电荷共享效应

研究了同一p阱内两个130nm NMOS器件在受到重离子辐射后产生的电荷共享效应。使用TCAD仿真构造并校准了130nm NMOS管。研究了在有无p+保护环结构及不同器件间距下,处于截止态的NMOS晶体管之间的电荷共享,给出了电荷共享效应与SET脉冲电流产生的机理。同时分析了NMOS晶体管中的寄生双极管效应对反偏漏体结电荷收集的加剧作用。仿真结果表明,p+保护环可以有效地减小NMOS器件间的电荷共享,加速SET脉冲电流的泄放,证实了p+保护环对器件抗单粒子辐射的有效性,从而给出了该方法在抗单粒子辐射器件版图设计中的可行性。     

Design of a total-dose radiation hardened monolithic CMOS DC-DC boost converter

This paper presents the design and implementation of a monolithic CMOS DC-DC boost converter that is hardened for total dose radiation.In order to improve its radiation tolerant abilities,circuit-level and device-level RHBD(radiation-hardening by design) techniques were employed.Adaptive slope compensation was used to improve the inherent instability.The H-gate MOS transistors,annular gate MOS transistors and guard rings were applied to reduce the impact of total ionizing dose.A boost converter was fabricated by a standard commercial 0.35μm CMOS process.The hardened design converter can work properly in a wide range of total dose radiation environments,with increasing total dose radiation.The efficiency is not as strongly affected by the total dose radiation and so does the leakage performance.     

Novel SEU hardened PD SOI SRAM cell

A novel SEU hardened 10T PD SOI SRAM cell is proposed.By dividing each pull-up and pull-down transistor in the cross-coupled inverters into two cascaded transistors,this cell suppresses the parasitic BJT and source-drain penetration charge collection effect in PD SOI transistor which causes the SEU in PD SOI SRAM. Mixed-mode simulation shows that this novel cell completely solves the SEU,where the ion affects the single transistor.Through analysis of the upset mechanism of this novel cell,SEU performance is roughly equal to the multiple-cell upset performance of a normal 6T SOI SRAM and it is thought that the SEU performance is 17 times greater than traditional 6T SRAM in 45nm PD SOI technology node based on the tested data of the references.To achieve this,the new cell adds four transistors and has a 43.4%area overhead and performance penalty.