PD-SOI NMOSFET负微分电导现象的模拟分析

对无体接触的深亚微米部分耗尽型SOI NMOSFET器件的输出特性分别进行了等温、非等温和非等温能量输运3种模式的模拟,结果表明:SiO2埋层的低导热率使器件在静态工作条件下硅膜温度上升,电子迁移率降低,漏端电流减小;同时,电子温度上升使电子扩散率增加,在无体接触情况下体区电子密度升高,体电势降低,漏端电流减小.通过对模拟结果的分析认为电子迁移率降低和扩散率升高是造成PD-SOI NMOSFET负微分电导现象的主要原因.     

0.35μm部分耗尽SOI NMOSFET的总剂量辐射效应与偏置状态的关系

研究了深亚微米部分耗尽型SOI NMOSFET的抗总剂量辐射特性,主要讨论不同偏置状态对器件抗总剂量辐射性能的影响及其原因。通过器件模拟发现,辐射过程中的不同偏置状态使器件的电场分布差异很大,而器件埋层中俘获空穴的分布与电场密切相关,进而对器件产生不同的影响。模拟结果表明,器件在关态偏置下,背沟道附近陷获电荷密度最高,引起的阈值电压负向漂移和泄漏电流最大,即该偏置状态为浮体器件抗总剂量辐射的最劣偏置状态。     

一种新颖的高可靠CMOS SRAM 单元

本文提出了一种新颖的8管抗SUE,高噪声容限的SRAM单元。通过在每个访问晶体管上增加了一个并联的晶体管,上拉PMOS的驱动能力可以设计的比传统单元的PMOS的驱动能力更强,读访问晶体管可以设计得比传统单元的读访问晶体管更弱。因此保持,读噪声容限和临界电荷都有较大提高。仿真结果表明,与传统的6管单元相比,合理设计上拉晶体管尺寸后,临界电荷提高了将近3倍。保持和读静态噪声容限分别提高了72%和141.7%。但该新式单元的面积额外开销为54%,读性能也有所下降,适用于高可靠性应用,如航天,军事等。     

一种新型运放相位反转保护电路

在高噪声环境下,如何抑制相位反转现象的发生,是双极型和JFET型运放在电力电子、工业控制和汽车电子等领域应用中的一个重要问题.基于运算放大器电路相位反转现象的发生机理,针对现有抑制方法的不足,提出了一种新型的相位反转保护电路.该保护电路结构紧凑,仅需3个双极型器件,且当运放输入信号处于正常共模输入范围时,对运放的性能参数,如差模信号增益、建立时间和静态功耗等,没有不利的影响.理论分析与仿真结果表明,该保护电路不仅避免了运放电路相位反转的发生,而且有效地抑制了伴随相位反转的过流现象.