一种简化的片上螺旋电感双π等效电路模型

提出了一种简化的片上螺旋电感双π等效电路模型。该模型可有效的反映螺旋电感中的趋肤效应、邻近效应、衬底耦合、馈通电容、导体间电容等分布效应的影响。推导了该模型中元件的估算公式。由该估算公式得出的元件参数，可作为与实际数据拟合的参考值，从而提高了拟合的效率与准确性。经拟合后的等效电路模型，在0．1～10GHz范围内，与电磁场仿真软件(ADS momentum)所得的仿真结果有很好的一致性。     

基于方程和遗传算法的CMOS模拟单元电路优化

本文在CMOS单元电路优化中采用一种基于方程和遗传算法的优化方法.其采用描述电路行为的性能解析方程和遗传算法实现电路性能指标的优化.仿真结果表明,这种方法可以得到满意的仿真结果,同时所需的优化时间较短.     

关于宋代制科试论发展之分期

宋代制科考试是重要的选拔人才方式之一，但它一直处于反复置罢的状况。本文通过对史料的梳理，对制科试论发展中的一些历史问题进行辨析，并将制科的变化过程与制科考试科目试论的发展结合起来考察，揭示试论地位在制科的置罢变化过程中不断得到巩固之情势。     

一种高速、低失真的采样保持电路

本文设计了一种低非线性，并提出了减小放大器的建高速、低失真的开关电容采样保持电路，它采用了bootstrapped开关来降立时间的方法。结果表明其在40M的采样速度下，可以得到大于70dB的线性。     

一种基于PD模糊控制的新型载波恢复锁相环设计

针对数字锁相环中环路的锁定时间和锁定范围这一对相互制约的因素,改进了传统的Hilbert变换鉴相器,融合模糊逻辑的非线性推理和微分控制算法,优化环路滤波器参数,充分发挥微分控制的"预测"作用。仿真结果表明,在符号率100kbps,信噪比25dB的AWGN信道条件下,分别计算二、三、四阶环路滤波参数,采用本算法设计的数字锁相环,分别比传统固定带宽条件下锁定时间小8.7、9、8.3倍,锁定范围扩大5.3、5、5.9倍。使用SMIC0.18μm工艺进行综合,并且嵌入到QAM解调芯片中进行流片,测试结果表明,本芯片可清晰接收数字电视节目,锁定时间缩短6倍以上。     

基于Booth算法的32×32乘法器IP核设计

在Booth算法的基础上,提出了一个适用于多媒体加速单元(Multirnedia Accelerator)的乘法器IP核设计。通过增加一位符号位,本设计支持32X32无符号和有符号乘法。通过一个32X9结合2-bit Booth算法阵列乘法器循环四次加法．完成32bit乘法。前四个时钟周期,每次处理一个9bit乘法,后两个周期分别处理低32bit和高32bit加法。我们采用2．5v,0．25μm SMIC CMOS工艺,实现乘法器的设计,其中部分积求和部分和ALU单元．Hspice仿真的最大延迟分别为0．64ns,1．51ns。     

一种用于QAM解调的内插滤波器的设计

用频率响应最小均方误差的方法设计了一种用于数字电视QAM解调的插值滤波器,并提出了通过I/Q复用和部分模块的共用来实现插值滤波器的简化结构,节省了硬件资源。用Matlab对滤波器的性能进行了仿真,结果表明其对镜像信号的抑制达到-39dB,与其他类型的插值滤波器相比较,其对镜像信号的抑制性能更好。     

影响细木工板表面波纹度的因素分析

本文结合研究与生产实践，对细木工板表面波纹度产生的原因进行了分析，并就提高细木工板表面平整度提出了一些措施和具体的工艺参数。     

VXD驱动程序和WDM驱动程序开发的比较

论述了开发基于Windows 95／98的VXD驱动程序和基于Windows 2000／XP的WDM驱动程序的差异和各自需要注意的关键问题。对同一块雷达数据采集卡，分别使用DRIVERSTUDIO驱动程序开发包提供的VTOOLSD工具和DRlVERWORKS工具开发VXD驱动程序和WDM驱动程序。     

用于数字电视调谐器的宽带CMOS频率综合器

介绍了一块用于数字电视调谐器的CMOS宽带频率综合器。该频率综合器集成了压控振荡器（VCO）、分频器（Divider）、鉴频鉴相器／电荷泵（PFD／CP）及4MHz晶振电路和整形电路。该芯片使用经典的单变频三波段结构，VCO通过片外谐振回路产生了从80MHz到840MHz的本振信号。为了保证频率综合器在很宽的频带内能正常工作并具有较为一致的性能，设计中VCO模块采用了独创的稳幅机制，并对预分频器结构进行了改进。该芯片采用了3．3V 0．35μm CMOSRF工艺，所有电压信号路径均采用了差分结构，满足了DVB-C QAM64数字电视的低噪声要求，实现了清晰的数字电视接收，文章最后给出了测试结果。