全文获取类型
收费全文 | 96篇 |
免费 | 0篇 |
专业分类
电工技术 | 12篇 |
综合类 | 4篇 |
化学工业 | 2篇 |
金属工艺 | 6篇 |
机械仪表 | 10篇 |
建筑科学 | 15篇 |
矿业工程 | 6篇 |
能源动力 | 2篇 |
轻工业 | 10篇 |
无线电 | 8篇 |
一般工业技术 | 1篇 |
冶金工业 | 10篇 |
自动化技术 | 10篇 |
出版年
2023年 | 2篇 |
2020年 | 5篇 |
2019年 | 6篇 |
2018年 | 8篇 |
2015年 | 9篇 |
2014年 | 10篇 |
2013年 | 3篇 |
2012年 | 2篇 |
2011年 | 5篇 |
2010年 | 5篇 |
2009年 | 6篇 |
2008年 | 5篇 |
2007年 | 1篇 |
2006年 | 4篇 |
2005年 | 4篇 |
2004年 | 5篇 |
2003年 | 3篇 |
2002年 | 4篇 |
2001年 | 1篇 |
2000年 | 1篇 |
1997年 | 1篇 |
1996年 | 2篇 |
1994年 | 3篇 |
1991年 | 1篇 |
排序方式: 共有96条查询结果,搜索用时 78 毫秒
91.
92.
94.
基于合并单元装置的高精度时间同步技术方案 总被引:1,自引:1,他引:0
智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求,探讨了高精度时间同步的设计与实现方法。在此基础上,提出一种具有工程意义的合并单元时间同步技术的实现方案。该方案以现场可编程门阵列(FPGA)为控制核心,在FPGA内部使用不同功能模块实现各个环节的逻辑设计,并通过CPU与FPGA的相互配合实现精确的时间同步及良好的守时性能。合并单元时间同步性的试验结果及其在智能变电站的实际应用表明,该技术满足了智能变电站内合并单元装置时间同步功能的要求。 相似文献
95.
96.