排序方式： 共有100条查询结果，搜索用时 15 毫秒
21.
为了研究和设计微波波段带宽为400 MHz、60 dB动态范围的自动增益控制电路,对自动增益控制电路的电路结构、工作原理、增益调节方法、设计原理等几方面进行详细分析.根据设计原理讨论了系统电路的可行设计方案,按照设计指标要求选取了ADL5330、ADL5513等芯片搭建设计了系统的硬件电路.该硬件电路测试结果的电路工作... 相似文献
22.
基于高频整流与匹配放大的方法,采用标准0.18 μm CMOS工艺,设计了一种接收信号频率可调的无线射频能量收集整流器。通过调节匹配网络中的片外可调电感,实现了不同频段无线信号的有效接收与放大,并提供一种高效的射频整流技术,大幅降低最小接收信号强度,增大了系统的接收灵敏度。仿真实验结果表明:当无线信号为915 MHz时,系统的接收灵敏度达到-30 dBm,输出直流电压为2.1 V；无线接收信号为2.4 GHz时,系统的接收灵敏度达到-24 dBm,输出直流电压为2.4 V。 相似文献
23.
设计了一种应用于开关电容电路的自适应偏置的低电压、低功耗开关运算跨导放大器。采用负阻负载技术和自适应偏置技术,分别提高了放大器的增益和转换速率;采用电流镜型OTA技术降低功耗,并通过控制开关关断非工作状态下的运放电源,进一步降低了功耗。新型开关电容共模反馈电路的共模电压可在一个时钟周期内快速稳定,不增加额外功耗,不限制输出摆幅。在SMIC 0.18 μm工艺下的仿真结果表明,OTA在0.9 V供电下,直流增益达60 dB,增益带宽积为1.81 MHz,转换速率为0.94 V/μs,功耗为4.16 μW。 相似文献
24.
25.
32位浮点正余弦函数的FPGA实现 总被引：2，自引：0，他引：2
本文首先介绍了CORDIC算法原理和IEEE-754标准化结构,然后在传统CORDIC算法的基础之上,用Verilog HDL语言对CORDIC内核及前后处理单元进行了编程与设计,通过增加迭代次数,对参数进行了优化筛选,提高了运算精度,使设计出的软核能够在精度要求较高的场合中运行,输出数据经过IEEE-754标准化处理,能够直接兼容大多数处理器,扩展了其应用范围.最后在Quartus Ⅱ 5.1上进行了时序仿真,设计结果表明该算法在硬件上具有很大的优势. 相似文献
26.
基于0.18μm CMOS工艺设计了一个用于流水线型ADC的全差分运算放大器,提出简化的等效模型,推导得到其传输函数,分析影响直流增益和频率特性的关键因素,优化关键节点处MOS尺寸与次极点位置,以取得较高增益和较大单位增益带宽。仿真结果表明,在1.8V电源电压下,所设计的运算放大器在负载为4pF时,直流增益为123dB,单位增益带宽为860MHz,相位裕度为68°,能满足14位、50MHz以上流水线ADC的需要。 相似文献
27.
为了适应基于 FPGA的数字通信实验及数字通信专用功能模块设计的要求 ,提出了能在外围接口、测试模块与目标芯片 I/O管脚间实现智能交换的多功能开发设计平台方案。开发设计平台有友好的人机界面 ;既可以通过 PC下载配置数据 ,又可以脱机运行 ,有较大的实用价值 相似文献
28.
LDPC码是目前最好的信道编码技术之一,由于其校验矩阵中存在短环,采用和积等迭代译码算法时将会降低译码性能.因此,围长是目前设计LDPC码的一个很重要的方面,检测与消除短环已成为提高LDPC码译码性能的重要措施.在基于校验矩阵的环路检测定理基础上,根据马氏链的特点和最大熵原理,将校验矩阵转化为转移概率矩阵,给出了一种基于转移概率矩阵的围长检测方法,在理论上给予证明,且进行了仿真,结果表明该方法对不同的校验矩阵具有很好的围长检测效果,且能对其状态进行分类判别. 相似文献
29.
为了适应基于FPGA的数字通信实验及数字通信专用功能模块设计的要求，提出了能在外围接口、测试模块与目标芯片I／O管肢间实现智能交换的多功能开发设计平台方案。开放设计平台有友好的人机界面；即可以通过PC下载配置数据，又可以脱机运行，有较大的实用价值。 相似文献
30.