TH-UWB通信系统数字接收机的芯片设计

设计了一种结构简单的UWB通信系统单用户数字接收机芯片。分析了跳时脉位调制(TH-PPM)超宽带信号的产生原理,在传统TH-UWB相关接收模型的基础上,采用一种结构简单且易于数字相关处理的接收机。该结构能有效降低接收机的复杂度。采用Cadence的Spectre仿真工具,对设计的电路和版图进行了仿真。后仿真结果表明,系统可正确地恢复信息码。设计的数字接收机采用SMIC 0.18μm标准CMOS工艺,工作电压为1.8 V。     

采用噪声消除技术的3-5GHz CMOS超宽带LNA设计

设计了一种适用于超宽带无线通信系统接收前端的全集成低噪声放大器.该放大器以经典窄带共源共栅低噪声放大器为基础,通过加入并联负反馈电阻以扩展带宽,采用噪声消除技术优化噪声系数.低噪声放大器基于SMIC 0.18-μmRF CMOS工艺进行设计与仿真,仿真结果表明,在3-5 GHz的频带范围内,S11小于-13 dB,S22小于-11.8 dB,S21大于17.3dB,S12小于-32 dB,增益平坦度小于0.7 dB,最大噪声系数为2.9 dB,输入三阶截断点为-12.9 dBm.采用1.8 V电源供电,电路总功耗约为20.5 mW.     

两种高频CMOS压控振荡器的设计与研究

设计了两种压控振荡器,一种为反相器环形振荡器,另一种为差分环形振荡器。采用0.18μm标准CMOS工艺进行模拟,后仿真的结果显示压控环形结构的最高频率达到3.3GHz,在1.8V电源下的功耗为2.34mW。对压控振荡器的最大工作频率、功耗、压频传输特性等进行了分析比较,总结了高性能压控振荡器应具备的条件。     

一种3~5GHz超宽带单端输入差分输出LNA

采用0.18μm CMOS工艺设计了一种应用于UWB的低噪声放大器(low noise amplifier,LNA).该LNA工作频率为3~5GHz,采用Matlab数学建模方法优化噪声系数,同时采用了单端输入差分输出的电路结构实现信号差分输出;采用了RC反馈技术和源级负反馈技术进行输入宽带匹配.设计使用Cadence软件进行后仿真,仿真结果显示,平均输出增益(S21、S31)为16.1dB,3~5GHz范围内S11-10.9dB,NF为2.04~2.68dB,差分输出端口最大误差相位为4°.使用1.8V电源供电,直流功耗为18.4mW.     

穿戴式超宽带接收机误码率性能分析

为研究不同接收机的架构、收发天线的角度和判决方式对穿戴式超宽带( UWB )信道RAKE接收机误码率( BER)的影响,利用数字抽样示波器获取时域接收信号,使用CLEAN算法去卷积,得到体表-体表和体表-体外环境下人体信道冲激响应;并采用不同结构不同分支数的RAKE接收机对含有加性高斯噪声的跳时信号进行接收,以分析其对BER的影响。仿真结果表明,包含所有分支的RAKE接收机BER最低但结构复杂;在相同分支数下,包含部分分支的RAKE接收机的BER损失要比选择性RAKE接收机高3 dB,但复杂度较低。对收发天线不同角度的研究表明,收发天线应避免垂直,否则体表反射作用带来的多径分量增多,容易出现码间干扰,从而增加BER。在重复编码情况下,软判决的BER性能要优于硬判决0.2~0.4 dB。该信道模型和误码率分析研究可对穿戴式UWB收发机的架构设计和性能研究提供参考。     

应用于可穿戴式设备的超低功耗SAR ADC研究与设计

针对便携式可穿戴移动设备的低功耗要求,提出了一种超低功耗逐次逼近型（SAR）模数转换器（ADC）。所提出的SAR ADC在数模转换器（DAC）电容阵列中设计了改进型电容拆分电路来降低系统的功耗和面积;并采用双尾电流型动态比较器架构降低比较器功耗。采用0.18μm CMOS工艺对所提出的SAR ADC进行设计并流片。测试结果表明在1.8V供电电压,采样率为50kHz的条件下,其有效位数为9.083位,功耗仅为1.5μW,优值55.3fJ,所设计的ADC适合于可穿戴式设备的低功耗应用。     

一种高增益低噪声5．25GHz Gilbert混频器的设计

基于Gilbert单元,本文采用0．18μm CM OS工艺设计了一个工作在5．25G Hz的高增益、低噪声下变频双平衡混频器．该混频器采用电流注入技术以减少流经开关管和负载的电流,缓解电压裕度和功耗的限制．采用谐振电感抑制寄生电容的充放电,减小流入寄生电容的电流,从而降低闪烁噪声．在跨导管的源极接入电感,形成负反馈电路,从而提高了电路的线性度．基于0．18 mm CM OS工艺与1．8V电源电压的后仿真表明,下变频混频器具有良好的250M Hz中频输出特性,电路匹配良好,测试得到的转换增益为22．65dB ,输入三阶交调点为-7．66dBm ,在中频250M Hz处的单边带噪声系数为5．58dB ,整个电路的功耗为8．64mW ．     

一种低功耗双模式有源RC复数滤波器

基于g_m/ID设计方法和电流复用型折叠共源共栅运算放大器结构,采用SMIC 0.18 μm CMOS工艺,设计了一种应用于卫星接收机的低功耗可自动调谐双模式有源RC复数滤波器。引入了调零电阻,补偿由非理想运算放大器引起的Q值升高导致的通带纹波性能恶化。同时,引入了全集成调谐电路模块,补偿无源器件在IC制造中因工艺偏差导致的频率响应偏移。仿真结果表明:滤波器分别工作在GPS-L1和BD-B1模式,中心频率为4.092 MHz(带宽2 MHz)和6 MHz(带宽4 MHz)时,镜像抑制比分别为65 dB和61 dB,增益分别为2 dB和-1 dB。滤波器芯片面积为0.6 mm²,在1.8 V电源电压下,功耗仅为1.75 mW。