联合判决估计的Viterbi译码算法

利用相邻几组判决数据之间的相互关系，对这几组数据进行联合判决估计，从而提两了Viterbi译码性能。从理论分析和仿真结果来看，当译码深度τ=2m左右时，译码性能相当于深度2τ传统算法的性能。此外，仿真表明参考状态的位置对性能影响不大。因此该算法在保证同等性能前提下，对留选路径存储的规模和功耗减少约20％，对回溯单元减少达30％。     

车辆牌照字符的提取

车辆牌照字符的提取是牌照自动识别系统中几大关键步骤之一。本文先用小角度Hough变换对倾斜的牌照进行校正，再利用牌照字符的灰度特征，采用基于种子的区域增长方法二值化牌照图像，最后根据车辆牌照的制造标准，提取字符，大量实验证明本文具有很好的结果。     

一种宽带频谱分析结构优化与FPGA 实现

为实现高实时性的1． 7 ～ 2． 7 GHz 频段宽带频谱分析,在传统的信道化接收机中频谱分析的 结构基础上,对抽取滤波器的多相滤波结构进行了推导,并在Simulink 平台上对算法进行了设计与 仿真． 为平衡硬件设计中的资源消耗,对多相滤波的结构和多路并行载波的生成结构进行了优化, 最终在基于Kintex-7 系列FPGA 硬件平台上实现了2． 621 44 GSPS 采样速率的信道化接收与宽带 频谱分析,实测结果与仿真进行了对比,证明了该方案的可行性,满足高实时性场景下宽带频谱分 析的需求．     

基于LabVIEW的应答机测试系统

为了满足航天测控系统中对于应答机各参数的测试需求,监测飞行器的运行状态,设计了基于虚拟仪器平台LabVIEW的应答机测试系统。由采集板产生2路中频信号,经由射频模块上变频之后发送给应答机,应答机响应后输出下行信号,经由射频模块下变频传给采集板,采集板对信号进行处理、分析后通过USB2.0传给上位机进一步处理,最终得到测试结果。系统具有频谱分析、功能测试、数据存储与显示等功能。实验表明,设计的测试系统能够准确地测量应答机的各项参数,上位机具有多项方便使用的实用功能。     

一起因500 kV线路传输功率过大而导致线路同频并网失败案例分析

文中通过分析某大型水电站在单条500 kV送出线路带大功率情况下,另一条线路同频并网失败的案例。简要地分析了影响同频并网的因素以及正在运行线路传输功率与同频合闸相角差之间关系,进而提出解决大功率同频并网失败的措施。     

联合判决估计在软判决Viterbi译码中的应用

该文利用相邻判决数据间的相互关系,提出了一种Viterbi截尾译码的改进算法,并将其应用到Turbo码的SOVA译码中。仿真表明,可以很好地降低复杂性和功耗。对Viterbi译码,可使留选存储的规模和功耗减少约20％,回溯单元的规模和功耗减少约30％。对Turbo码的SOVA译码,可使可靠值存储和输出单元的规模和功耗降低约15％,或迭代次数减少一半。     

基于PCIe接口的高速数据采集系统

为了提高数据采集系统采样率和数据传输速率以及通用性,设计了一种基于PCIe接口的光传输高速数据采集系统。FPGA控制不同AD子板进行高速数据采集后,数据通过光传输Aurora协议实现光口和SSD进行大量数据传输和缓存。最后通过PCIe接口将数据上传至上位机。该系统能够稳定、长时间采集数据,能够实现最大传输速率为2 GB/s、最大数据存储量为60 GB的数据传输与存储功能。     

通用多通道数字下变频器的优化与实现

针对传统的多通道数字下变频处理运算量大、逻辑资源利用率低、难以实现同时对各通道高速率的数字中频信号进行实时处理的缺点,研究提出了一种通用的多通道数字下变频优化方案,并将其在现场可编程门阵列( FPGA)平台上实现.该方案采用相位旋转和分时复用技术,实现了对数字本振、半带滤波器及低通滤波器等组件的复用,提高FPGA逻辑资源的利用效率.实验结果表明,该方案能有效减少多通道数字下变频处理的运算量,以较少的FPGA逻辑资源实现对高速数字中频信号的实时处理,并且具备良好的移植性.     

基于AD9361的数据采集与回放系统

70 MHz至6 GHz频段信号广泛应用于航空、卫星等通信场景。对于上述信号的产生、直接采集与回放验证具有重要的意义,比如复杂电磁环境下射频信号的接收回放、发射射频信号模拟信道环境以及测试通信系统功能。考虑到通用性与灵活性,设计了一种基于FPGA+AD9361的数据采集回放系统。通过MicroBlaze配置AD9361,便于切换射频信号参数。通过上位机产生信号源,经PCIe总线下发到DA端,可作为矢量信号源。采集数据通过PCIe总线上传至上位机存储,再由PCIe下发到AD9361的发射端回放,实现信号的采集存储回放功能。以单音信号及QPSK信号为例,通过对其闭环测试与分析频谱,验证了射频信号的采集存储回放以及发送射频信号源数据功能。