基于VLIW体系结构的DSP寄存器堆的设计

在研究了基于VLIW体系结构DSP的特点基础上,通过对寄存器堆的组织结构、组成单元、功能实现等方面的分析,提出了该结构寄存器堆的设计方案。该方案实现了多组数据的正确并行读写操作,满足了VLIW体系结构的CPU对多数据流处理的要求。该方案针对VLIW体系结构采用流水线操作、条件执行的特点,通过对写入数据分别采用写控制信号的方法,实现流水线阻塞和指令的条件执行。由于VLIW体系结构具有很多共性,该方案可以根据具体的硬件进行修改,具有很好的可移植性。     

组合电路内建自测试技术的研究

随着集成电路技术的发展,可测性设计在电路设计中占有越来越重要的地位,内建自测试作为可测性设计的一种重要方法也越来越受到关注。文中首先介绍了内建自测试的实现原理,在此基础上以八位行波进位加法器为例,详细介绍了组合电路内建自测试的设计过程。采用自顶向下的设计方法对整个内建自测试电路进行模块划分,用VHDL语言对各个模块进行代码编写并在QuartusII软件环境下通过了综合仿真,结果表明此设计合理,对电路的测试快速有效。     

一种多功能阵列乘法器的设计方法

为了实现不同数制的乘法共享硬件资源,提出了一种可以实现基于IEEE754标准的64位双精度浮点与32位单精度浮点、32位整数和16位定点的多功能阵列乘法器的设计方法。采用超前进位加法和流水线技术实现乘法器性能的提高。设计了与TMS320C6701乘法指令兼容的乘法单元,仿真结果验证了设计方案的正确性。     

VelociTI结构浮点DSPs寄存器堆读写的流水线设计

研究了VelociTI结构浮点数字信号处理器寄存器堆的流水线读写原理并提出了一种设计方法。该方法对单操作数双精度浮点指令采用2个32位数据通路用1个流水线周期读取源操作数，双操作数双精度浮点指令采用锁定译码单元，利用若干流水线周期读取源操作数。采用写控制向量的方法实现了流水线多个周期执行写操作。该方法正确实现了基于IEEE754标准的双精度浮点数据在寄存器堆与功能单元之间的32位数据通路上的传输，仿真结果验证了其正确性。     

基于VelociTI体系结构的DSP指令分配的实现

在设计基于VelociTI体系结构的数字信号处理器过程中,为了高速实现并行指令的分配,提出了一种基于该体系结构的指令分配方法:排序法。该方法结合决策树原理实现取指包指令并行性测试,并将处理器的功能单元按照一个规定的顺序排列,使每一个功能单元与执行包的某一个字段对应,将执行包中的指令根据译码的结果和功能单元的顺序进行重新排序,从而完成指令到功能单元的分配。仿真结果证明该方法是十分有效的。     

卷取机扇形板外圆磨削工装设计

介绍一套用于卷取机扇形板外圆磨削的新型辅具.通过有限元分析及加工计算确定该辅具可靠实用,并对关键部件进行强度校核.     

一种新型的正弦脉宽调制技术研究

提出了一种基于NiosⅡ处理器的SPWM（Sinusoidal Pulse Width Modulationl系统设计方案,该系统主要由键盘、SPWM模块和液晶3部分组成。键盘实现SPWM模块的输入参数的控制;SPWM模块根据键盘的输人参数产生SPWM波形;液晶显示SPWM波形的数字值和输入参数值。整个系统由NiosⅡ处理器实现控制,应用DSP Builder搭建模型避免编写复杂硬件编程语言,而且可以实现幅度、相位和频率可控。经过行为、功能和时序三级仿真．实验结果表明纂于NiosⅡ处理器的SPWM系统可以方便的实现电机的智能控制,实现输入参数可控制和输出结果可观测。     

基于蚁群算法的水仓清理车螺旋搅拌机构的优化设计

螺旋搅拌机构是组成新型水仓清理车的关键部件之一,其设计水平的高低直接影响工作机构性能的好坏,从而影响整机的工作效率与经济性指标。基于Matlab软件,运用蚁群算法对新型水仓清理车螺旋搅拌机构进行优化计算,使搅拌部分的参数设计结果更能符合实际要求,从而提高新型水仓清理车的效率,起到理论指导实践的作用。     

基于ANSYS的EBZ75掘进机截割机构仿真分析

针对EBZ75掘进机截割机构在使用过程中存在的问题,对其在外载荷作用下的应力应变特性进行研究,通过Pro/E软件进行建模,并导入ANSYS中,建立有限元模型。通过对截割头上每个工作截齿位置角对截齿受力影响的分析,得出了不同位置角工作截齿所受三向力的大小,并以此作为载荷施加条件,应用ANSYS有限元分析软件对整个截割机构进行了结构静力学分析,获取了截割机构各主要部位变形及应力分布规律,为截割机构的优化设计及结构改进提供了理论参考。