小波子空间采样特性用于信号A/D转换非线性误差分析

离散小波变换(DWT)是有效的DSP工具。主要讨论了模数转换器(ADC)非线性对DWT带来的误差。利用Shannon采样定理在小波子空间中的表示原理,对属于小波子空间VJ()的信号x(t),可借助尺度函数和采样值x(k/2J)重建,对不属于VJ()的x(t)重建存在混叠误差。将小波子空间采样特性用于Shensa算法中的采样值的预滤波和Mallat算法中初始序列的形成,在总结3种ADC(积分型、逐次比较型和Flash型)非线性特性基础上,分析其非线性对DWT带来的误差,改进了Mallat和Shensa算法的展开,为信号降噪提供了一条新途径。     

基于径向基函数神经网络的模拟/混合电路故障诊断

径向基函数神经网络是一种前馈型神经网络,具有较强的函数逼近能力和分类能力,学习速度快等优点.本文采用幅值恒定的正弦信号源进行模拟电路的故障仿真,从频域提取输出信号波形的特征值建立故障字典,应用径向基函数神经网络的这些优点进行响应分析和故障诊断,能够实现快速故障诊断及定位,具有准确率高的特点.     

频域内的非线性模拟电路故障诊断

利用Volterra级数分析非线性模拟电路核函数的结论,分析了测试节点输出响应信号各阶频率分量相对于电路中元件参数的灵敏度,从而确定被测电路的故障诊断算法.为了提高灵敏度计算的效率,本文分析了灵敏度计算时非线性元件高阶项对测试节点输出响应信号各阶频谱分量的直接影响因素和间接影响因素,从而避免了两者之间的耦合而增加灵敏度的计算量.实际应用电路的分析结果表明本文介绍算法不仅极大的降低了灵敏度分析的计算量,可广泛应用于非线性模拟电路的自动测试系统.     

一种电路板网络化诊断测试的可测性设计方法

提出并实现了一种电路板网络化诊断测试的可测性设计方法.按照此方法设计的电路板,除了能够实现上电自检,还可以借助无线或有线网络由异地PC(个人电脑)机等远地终端来启动电路板测试、控制测试过程、查看测试流程、获得测试结果以及更新/升级测试程序,对电路板进行全面的诊断测试.为电路板的高质量测试提供了一条实用、有效的技术途径.     

基于主元分析与神经网络的模拟电路故障诊断

主元分析具有数据压缩及特征提取的特性,而神经网络具有非线性映射和学习推理的优点.将二者结合起来,提出基于主元分析与神经网络的模拟电路故障诊断方法.通过对模拟电路的阶跃响应特征参数进行主元分析,提取主要参数,然后利用神经网络对各种状态下的特征向量进行分类决策,实现模拟电路的故障诊断.对标准电路仿真结果表明:该方法能够实现快速故障检测与定位,具有准确率高的特点.     

DSP数据通路基于累加器测试的结构可测性设计

在综述VLSI结构可测性设计方法的基础上,提出了DSP数据通路基于累加器测试的结构可测性设计方案:利用选择器或三态门实现电路测试、工作模式的切换;在测试模式时,电路中的寄存器复用为扫描链以完成测试矢量的传送从而提高电路的可测试性能.基于本方案的FFT处理器、IIR滤波器、DF-FPDLMS自适应滤波器的数据通路的可测性设计,若忽略数据线延迟,其关键路径仅比原来的分别增加了1、2、0倍的选择器或三态门门延迟.实验表明,若字宽、阶数均为8,它们所需额外硬件开销分别为原来的5.416%、4.969%、4.783%,关键路径分别增加了1.839%、2.382%、0.036%.结果表明,该方案通用性好,扩展性强,额外硬件开销小,几乎不会影响原电路的性能.     

VLSI中加法器的一种高效自测试设计

基于算术加法测试生成,提出了VLSI中加法器的一种自测试方案:加法器产生自身所需的所有测试矢量.通过优化测试矢量的初值改进这些测试矢量,提高了其故障侦查、定位能力.借助于测试矢量左移、逻辑与操作等方式对加法器自测试进行了设计.对8位、16位、32位行波、超前进位加法器的实验结果表明,该自测试能实现单、双固定型故障的完全测试,其单、双故障定位率分别达到了95.570%,72.656%以上.该自测试方案可实施真速测试且不会降低电路的原有性能,其测试时间与加法器长度无关.     

Volterra核的测量及在非线性模拟电路测试中的应用

研究了Volterra频域核的测量方法。提出一种利用优化正弦谐波信号作为系统的激励信号测量Volterra频域核的方法．将其用于测量2阶Volterra核时,没有1,3,5等奇数阶和4阶Volterra核的干扰,测量精度高．利用2阶Volterra频域核作为故障特征对非线性模拟电路进行故障诊断,仿真结果表明,故障识别率高,时问开销小,通用性强．     

雷达故障诊断测试系统分层化建模

针对雷达故障诊断测试系统组建的复杂性和灵活性增加,传统的人工组建系统方法不能满足需求的情况,提出了一种自上而下,由整体到部分的分层建模与验证方法。在该方法中,通过对系统的初步分析,首先利用UML建模语言为该系统画出用例图和类图,得到系统的静态模型,来确定该系统的具体组成构架。然后为该系统建立一个随机Petri网动态模型,根据模型计算出系统性能指标,并对该系统进行评价。通过这种方法可以预防系统出现死锁、饥饿和资源冲突的情况,提高设备资源利用率,节约系统设计时间和成本,方便了自动测试系统的组建。     

时延故障低成本单跳变测试序列生成器

为了避免时延故障测试因额外测试器插入导致过高的硬件成本和性能降低,本文提出了一种内建自测试测试向量生成器设计.该方案通过对累加器结构作低成本的设计改进,并通过一种高效的单跳变序列生成算法设计了时延故障测试序列生成器.该设计改动微乎其微,通过将原有加法单元替换为一种改进的加法单元,对加法器原有关键通路无任何额外的时延影响.该累加器可执行通常的累加运算,在测试时又可担当测试器.与以往的方法相比,具有两个显著优点:低的硬件成本及低的时间开销.由于累加器在VLSI电路中普遍存在,本文的复用设计节省硬件成本,可有效用于强健时延故障的测试序列生成.