FFT处理器的一种扫描内建自测试方案

对FFT处理器提出了一种采用扫描的内建自测试方案.该方案充分利用FFT结构上的规则性,采用扫描的可测性设计,不需要对处理器内部基本功能单元作任何更改,且测试序列生成和响应压缩都可通过对已有功能模块如累加器的复用来完成.通过将系统已有流水线寄存器构成扫描链且通过扫描链的可重构,不仅进一步简化了测试设计要求,而且减少了硬件成本和系统性能占用,同时还具有测试向量少、故障覆盖率高的优点.     

基于非线性电路频域核估计和神经网络的故障诊断

提出一种基于非线性电路频域核分析和神经网络的故障诊断方法．主要研究非线性系统频谱的获取,非线性系统频谱特征的提取及基于非线性系统频谱特征的故障诊断．利用Volterra频域核估计辨识非线性系统,通过系统广义频率响应函数的估算提取电路特征,将其预处理后作为递归神经网络的输入样本,利用神经网络的分类功能对电路的工作模式作出故障决策、最后。给出故障诊断实例验证了该方法的有效性．     

进位保留阵列乘法器的一种内建自测试

对进位保留阵列乘法器提出了一种内建自测试方案。设计实现了采用累加器生成测试序列和压缩响应,并提出了一种改进的测试向量生成方法。分析与实验结果表明,该方案能实现非冗余固定型故障的完全覆盖。由于乘法器在数据通路中常伴有累加器,该方案通过对已有累加器的复用,作为测试序列生成和响应压缩,减少了硬件占用和系统性能占用,同时具有测试向量少、故障覆盖率高的特点。     

DF-FPDLMS自适应滤波器的可测性设计与测试

基于加法器的测试生成,提出了直接实现形式的细粒度流水线延迟最小均方自适应滤波器的一种可测性设计的测试方案。在测试模式下,该设计通过滤波器组成模块的分层隔离及由寄存器转化成的扫描链提高了可测性;通过复用部分寄存器和加法器避免或最小化了额外的测试硬件开销。该方法能在真速下高效地侦测到滤波器基本组成单元内的任意固定型组合失效,且不会降低电路的原有性能。     

VLSI流水化格型数字滤波器的内建自测试

格型数字滤波器在信号处理领域得到了广泛应用,本文针对VLSI实现的流水化格型数字滤波器,提出了一种内建自测试方案,不需要对其内部基本功能单元作任何更改,且能在较短时间内检测所有的单固定型故障.所有测试序列都采用简单的算术运算产生.通过对已有功能模块如累加器的复用,作为测试序列生成和响应压缩,该方案能实现真速测试并最大程度的减少了硬件占用和系统性能占用.     

累加器实现的时延故障单跳变测试序列生成

时延故障的内建自测试通常需要施加测试向量对,包括多跳变向量与单跳变向量。理论与实践表明,单跳变向量比多跳变向量具有更高的强健时延故障覆盖。该文提出了一种采用累加器的单跳变向量生成方案,与以往的方法相比,具有更低的硬件成本。同时,产生所有单跳变向量的时间也接近理论最小值。通过对已有累加器的复用,作为测试序列生成极大地减少了系统性能占用与硬件成本,可有效用于强健时延故障的测试序列生成。     

应用Elman网络优化非线性模拟电路测试激励

非线性模拟电路瞬态测试激励信号的参数对电路故障识别率影响很大,在搜索最佳激励信号的过程中,需建立非线性模拟电路的系统模型。Elman网络是一种递归神经网络,能逼近任意动态非线性系统。该文用一种改进的Elman网络建立故障电路和非故障电路的系统模型,用遗传算法搜索最佳瞬态测试激励信号参数,仿真实验结果表明经过该方法优化后的激励信号能大大提高非线性模拟电路的故障识别率。     

基于边界扫描技术的集成电路测试系统设计与实现

介绍了边界扫描的技术原理,及其在集成电路测试中的具体应用,并给出了一种基于边界扫描技术的板级集成电路测试系统的方案及实现。     

基于导纳矩阵分解的非线性电路故障诊断

提出了一种非线性模拟电路故障诊断新方法.利用矩阵理论的Woodbury公式分解扰动电路的导纳矩阵,推导出非线性元件端电压跨越其工作区间的上折点电压或下折点电压时,扰动元件参数的偏移量和可及测试节点的电压值.利用该方法对非线性模拟电路进行故障诊断,由可及测试节点的电压测试值,诊断出扰动元件参数的偏移量和非线性元件的工作区间.     

基于SRAM型FPGA的实时容错自修复系统设计方法

为提高辐射环境中电子系统的可靠性,提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计;将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测;结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复。该设计结构于Xilinx Virtex誖-6 FPGA中进行了设计实现,实验结果表明系统故障修复时间和可靠性得到显著提高。