系统级芯片设计与System C

随着集成电路制连技术的迅速发展,SOC设计已经成为当今集成电路设计的发展方向.SOC设计的复杂性对集成电路设计的各个层次,特别是对系统级芯片设计层次,带来了新的挑战.文章主要介绍了系统级芯片设计的理论以及这方面的最新研究成果--System C.     

VLSI时钟布线算法的研究进展

随着集成电路工艺技术进入深亚微米、超深亚微米阶段，时钟频率已达到数GHz。设计一个高速、零偏差、低功耗的时钟布线算法已成为一项紧要的任务。文章简要介绍了时钟布线算法的研究进展，包括拓扑生成、实体嵌入、缓冲器插入和变线宽优化等各个阶段的各种算法，并指出了目前这些算法存在的一些问题。     

CPU中可伸缩低开销的硬件调试器设计

介绍了一种基于JTAG的片上调试的低开销、可伸缩、支持“非侵入性”调试的硬件实现方法。该实现方法是通过在片上调试模块中引入一组映像寄存器，用于跟踪和设置CPU的状态。使用该方法避免了在CPU的关键路径上插入扫描链而限制了CPU性能提高的缺点。此外，本文还阐述了精确硬件断点的实现方法，调试模块实时监视数据地址总线和指令地址总线，当地址与预设值吻合时使CPU进入调试模式，该实现方法支持在程序全速运行时在断点处进入调试模式。本文所提出的方法已经在CK520嵌入式CPU中得到应用和证明。     

系统芯片电源管理模块的设计

超深亚微米系统芯片具有规模大，复杂度高，系统时钟频率快的特点。传统的由外部电源直接给芯片供电的方式，由于稳定性等问题往往不能保证芯片正常工作。本文提出了在系统芯片(SOC)中加入电源管理模块，用动态方法对外部电源进行管理的设计思想，达到稳定供电，低电压检测，以及保护随机存储器(RAM)内容等目的。本文给出了电源管理模块的设计方法。电路仿真结果表明当外部电源电压从3．6V降到2．7V时，电源管理模块的输出电压变化为0．2592V。     

面向电源噪声的动态电流测试

电源噪声在深亚微米设计中正变得越来越突出，而因电源噪声引起的电路故障测试也变得越来越重要。本文针对这一情况提出了动态电流测试来实现由电源噪声引起的故障测试。与IddQ测试不同，动态电流测试依据电路中的器件切换时电源电流的动态变化情况来判断电路中是否存在故障。通过仿真分析，动态电流测试是可行的。     

多种哈希算法的可重构硬件架构设计

针对现有的哈希算法硬件架构仅实现少量几种算法的问题,设计了一种可实现SM3,MD5,SHA-1以及SHA-2系列共7种哈希算法的可重构IP,以满足同一系统对安全性可选择的需求。通过分析各哈希算法及其运算逻辑的相似性,该设计最大化地重用加法器和寄存器,极大地减少了总的实现面积。此外,该设计灵活可配,可以对内存直接存取。以Altera的Stratix II为FPGA目标器件,其最高频率可达100 MHz,总面积较现有设计减少26.7%以上,且各算法单位面积吞吐率均优于现有设计。     

H.264/AVC子像素插值的高性能流水线设计及实现

针对在H.264/AVC视频解码系统中子像素插值过程复杂度高的问题,提出一种子像素插值的2层流水线设计方法.第1层流水机制是当8×8分割块内部4个4×4块具有相同的运动信息时,基于4×4分割块参考像素读取和插值运算的两级流水,实现了不同4×4块插值过程的并行操作.第2层流水机制利用插值运算算法中1/2像素值之间的无依赖性以及水平和垂直插值运算过程的对称性,加速了各子像素位置处的像素插值运算过程.核心插值运算单元包括13个6阶滤波器、4个双线性插值滤波器和4个色度插值滤波器.插值运算过程的并行流水机制至少缩减了75%的插值运算时间.实验结果表明,与其他同领域工作相比,该架构设计的硬件开销较小,外部存储器访问量降低了47%,子像素插值性能提高了30%.     

基于高速缓存资源共享的TLB设计方法

针对嵌入式处理器中旁路转换缓冲（TLB）功耗和面积显著的问题,提出一种共享高速缓存硬件资源的低功耗TLB设计方法,消除了传统方法中TLB存储器的硬件资源及静态功耗.该方法通过设立两级TLB低功耗架构和缓存地址映射表,有效减少TLB的访问次数,降低了功耗;利用高速缓存的结构特性动态扩展TLB表项,扩大对物理内存的映射范围,提升TLB命中率.进一步提出了一种复用缓存替换策略的TLB表项的编码加锁方法,减少页面抖动,缓和TLB表项与指令、数据的资源冲突.实验结果表明:与传统的TLB设计相比,应用本方法的嵌入式处理器的功耗下降28.11%,面积减少21.58%.     

基于XML Schema的细粒度SoC设计复用方法

针对传统的基于模块复用的SoC可复用设计方法学在面对结构复用或抽象内容复用时效率低、设计迭代代价高的缺陷,提出基于XML Schema的细粒度设计复用方法（FGRX）,扩充了传统可复用设计方法学,通过分析现有设计把更小的逻辑结构、代码片段和抽象内容吸纳为可复用对象,并基于可复用对象构建设计原语集和复用规则集.FGRX用XML Schema对原语集和复用规则集完成形式化定义,同类设计或同一产品线中的类似芯片设计描述在原语级以XML格式完成.利用XML Validator自动构建基于复用规则集的原语级描述校验器,对设计描述完成静态结构检查.利用XSLT设计转换规则,把由可复用对象组成的原语级设计描述转换成各种标准格式的设计文件,并在转换过程中实现细致的语义检查,进一步校验模型描述.以一个实际应用具体讨论了FGRX的应用过程,实际应用结果证明：FGRX能充分复用现有工作成果、高效可靠地完成同类模块的设计或同一产品线中同类芯片的开发、大规模精简描述代码、减少设计者重复劳动的工作量以及提升工作效率.