对角存储的JPEG2000二维小波正/反变换VLSI体系设计

为提高 JPEG2000 小波变换的数据吞吐能力,提出了一个新的基于用行列模式二维小波正/反变换 VLSI 体系。在此体系中,块存储器以对角存储的方式被划分为八块双口 SRAM,一维离散小波运算单元采用流水线技术设计。此体系可支持 JPEG2000 5/3 和 9/7 两种小波,并且可以节省熵编码所需的码块存储器。设计的一维离散小波运算单元,可以在一个周期内处理四个像素的数据。经测试,此设计工作在 20MHZ 频率下,外加数据缓存时,完成一张 512×512×8 比特的灰白图像“lenna”的三级小波分解需要 13.31ms,不加数据缓存,需要 16.6ms。     

基于BSG模型的BBL布局

布局是VLSI物理设计的关键步骤之一.对于一般的BBL布局,一个基本问题是如何对布局问题的解进行有效的表示,文献[1]提出了BSG模型并对non-slicing结构的BBL布局进行了成功的表示.文章对BSG模型进行了研究和实现,并在用模拟退火算法实现过程中进行了搜索策略的改进,得到了较好的实验结果.     

我国半导体产业现状及对新一轮发展的思考

一、我国半导体产业现状 (一)概况 中国的集成电路产业自1997年华虹NEC成立以来,在晶圆尺寸上,从20世纪90年代初的4英寸-5英寸水平基础上,已经大步跨入8英寸,甚至12英寸时代;在经济规模上持续攀升,令全球业界关注和刮目相看.     

SOC参数自动配置设计方法与功耗优化

在片上系统（SOC）的参数化设计方法中，参数的大量增加加大了SOC集成和参数优化选择的复杂程度。新方法对原有的硬件描述语言进行了扩展，并建立了参数自动配置环境，该环境由一组Perl和Shell脚本组成，能够自动根据参数设置生成正确的硬件描述。通过分析SOC参数的基本属性，利用邻域搜索算法针对功耗进行自动参数优化，得到性能和功耗的最优解。该方法可以加快IP设计和SOC集成进程，减轻设计强度和减少设计错误，大大缩短了优化周期。该方法已成功应用于一款RISC处理器和基于它的SOC开发。     

硬件描述语言VHDL指称语义的研究

VHDL是一种广泛使用的硬件描述语言，但长期以来缺乏严格的形式语义，文章介绍并分析了若干具有代表性的VHDL指称语义的研究工具，在此基础上，简要介绍了作者提出的基于时段逻辑的VHDL语义的框架时对VHDL指称语义的看法。     

竞争力--IC设计产业策略与观察

这次会议是集成电路技术与应用的研讨会.我想主要谈一谈产业方面的问题.863计划在过去几年,部署建设了7个产业化基地,随后又部署了15个人才培养教育基地,重点抓了发展CPU和SOC中几项具有重要战略意义的关键项目,这一切都是为了提高我国集成电路设计产业的竞争力,促进我国集成电路设计产业向高端发展.     

An improved shape shifting method of critical area extraction

As die size and complexity increase, accurate and efficient extraction of the critical area is essential for yield prediction. Aiming at eliminating the potential integration errors of the traditional shape shifting method, an improved shape shifting method is proposed for Manhattan layouts. By mathematical analyses of the relevance of critical areas to defect sizes, the critical area for all defect sizes is modeled as a piecewise quadratic polynomial function of defect size, which can be obtained by extracting critical area for some certain defect sizes. Because the improved method calculates critical areas for all defect sizes instead of several discrete values with traditional shape shifting method, it eliminates the integration error of the average critical area. Experiments on industrial layouts show that the improved shape shifting method can improve the accuracy of the average critical area calculation by 24.3% or reduce about 59.7% computational expense compared with the traditional method.     

Design and implementation of a high dimming ratio LED drive controller

This paper presents a high dimming ratio light emitting diode (LED) drive controller chip with digital mode dimming (DMD). The chip is composed of a boost power converter and a dimming control block. A novel constant on time (COT) control strategy is proposed for boost converter to achieve high dimming ratio. In addition, a fast enough load transient response of the converter power stage ensures its high dimming ratio. The COT control circuit operates mainly based on two current-capacitor timers and a finite state machine (FSM). The LED drive con-troller chip is designed and fabricated in 1.5μm bipolar CMOS-DMOS (BCD) process with a die area of 1.31 × 1.43 mm2. Experimental results show that the proposed LED drive system works well. And, as expected, the minimum LED dimming on time of 1.0μs and the corresponding dimming ratio of 1000 : 1 at 1 kHz dimming frequency are successfully achieved.     

应用于并行直流转换电源的均流控制芯片设计

为实现并行直流转换电源系统中转换器电流的均衡分布,降低转换器承受的电、热应力,提高系统可靠性,给出一种采用自动主从控制策略的均流方案,并给出了方案实现的关键部件--均流控制芯片的设计.设计中采用电流反馈环路对输出电压进行调整,降低了PCB板级寄生效应对调整信号的影响;并提出一种启动控制电路用以改善系统的启动时序,加速了启动阶段的电流均衡过程.芯片采用1.5μm BCD(Bipolar-CMOS-DMOS)工艺设计实现,面积为3.6mm2.应用该芯片构成了一个由两个直流转换器组成,具有12V/3A输出能力的并行电源系统.测试结果表明,该并行电源系统满负载时均流误差小于1%.     

一种低静态电流、高稳定性的LDO线性稳压器

该文提出了一种低静态电流、高稳定性低压差(LDO)线性稳压器。LDO中的电流偏置电路产生30nA的低温度漂移偏置电流,可使LDO的静态工作电流降低到4A。另外,通过设计一种新型的动态Miller频率补偿结构使得电路的稳定性与输出电流无关,达到了高稳定性的设计要求。芯片设计基于CSMC公司的0.5m CMOS混合信号模型,并通过了流片验证。测试结果表明,该稳压器的线性调整和负载调整的典型值分别为2mV和14mV;输出的最大电流为300mA;其输出压差在150mA输出电流,3.3V输出电压下为170mV;输出噪声在频率从22Hz到80kHz间为150VRMS。