一种新型最小电压有源箝位PFC控制器

设计了一种可实现最小电压有源箝位功能的新型PFC控制器,分析了相应的控制策略,并给出电路实现方法。由该控制器构成的PFC预调节器能够抑制升压二极管的反向恢复电流,并实现开关器件承受的电压应力最小化。采用前沿调制技术,减小输出电容上的纹波电流,可编程的导通延迟时间可以实现主开关和辅助开关的零电压导通。芯片采用1.5μm BCD(Bipolar,CMOS,DMOS)工艺设计;通过仿真实验,对设计进行了验证。     

面向延迟和面积平衡的时钟网变线宽算法

在深亚微米下,变线宽技术是互连线优化的一种有效方法,针对时钟网布线,提出一种分布优化时延、面积和时钟偏差的变线宽算法,其中各阶段的优化是有机结合的,首先,提出一种基于敏感度的方法优化互连线树的延迟;而后在满足延迟约束的条件下,通过近似规划法使连线面积的增加最小;最后,为了确保时钟偏差小于给定的约束,进一步对时钟树枝宽度进行局部调整,实验表明,通过将基于敏感度的方法和较严格的数学规划方法结合起来可有     

面向IP核测试复用的测试环设计

提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分析了两种典型测试环P1500测试环以及飞利浦TestShell测试环的基础上,提出了一种三态测试环结构.该结构允许共用同一条测试总线的不同IP核直接连接到测试总线上.     

嵌入式Flash读取加速技术及实现

为了解决低成本和低功耗应用中的嵌入式Flash读取速度问题,提出多种基于缓存结构的嵌入式Flash读取加速技术及实现,包括低频快速访问技术、回填隐藏技术和改进型关键字优先预取策略,以及具有自适应预取功能的缓存锁定技术、预查找技术等,在提高Flash读取性能的同时,保持较低的功耗.仿真实验证明:在占用资源(缓存容量)较少,频率较低(用于部分低功耗应用)的环境下,这些技术的应用使加速控制器的加速性能与传统的2路组相联缓存相比得到了明显的提升,同时加速控制器中读加速单元的动态功耗与传统2路组相联缓存相比显著降低     

CPU微结构中侦测和防止缓冲区溢出的实现

提出了一种设计在CPU里的侦测和防止缓冲区溢出的硬件方法。在微结构中增加一个秘钥寄生器,用这个秘钥来加密子程序的返回地址。在子程序调用时,加密的返回地址被插入到堆栈帧之间,而明文的返回地址仍然按原操作压入堆栈。这样,返回地址在堆栈中就有了两个拷贝。在子程序返回时,加密明文返回地址并与密文返回地址相比较。如果比较结果不一致,就能确定发生缓冲区溢出,CPU立即触发缓冲区溢出中断来防止攻击。所有与存取加密返回地址相关的堆栈操作、加解密操作和比较操作等都通过在微结构中增加一执行单元来实现。这些操作和硬件改变对软件都是透明的。与一些软件方法相比,提出的方法充分利用执行单元的并行性,从而极大地减少了对性能的影响。     

使用输出分组和电路可满足性的等价性验证算法

介绍了一种使用电路可满足性解算器的组合电路等价性验证算法．对包含多输出的复杂验证问题,首先对联接电路作输出分组,将等价性验证问题转化为包含若干个组的电路可满足性问题,继而使用电路解算器解决问题．同时,注意各个子问题间的有用隐含信息的共享,减小了SAT推理的搜索空间．实验结果表明,该算法是实用有效的．     

基于Mesh结构的电源/地布线网优化设计

提出了一种优化Mesh结构电源／地布线网的快速算法，使电源／地线网在可靠性约束条件下，通过调整线段的长度和宽度，布线面积达到最小，其基本思想是将约束条件下的非线性规划问题转化线性规划问题，得到所需的线段长度和宽度。     

一种有效的VLSI平面时钟布线算法

本文提出了一种有效的VLSI平面时钟布线算法，通过自顶向下的对时钟汇点交替的进行水平和垂直划分，然后自底向上的沿着切割线方向对两棵子树进行合并来构造一棵平面时钟树，在构造时钟树的同时完成线网的连接。最后采用启发式的障碍避免算法使线网绕开障碍物。     

现场可编程门阵列动态重构下的低功耗研究

提出了一个开关级模型来估算在不同布线结构参数（输入端口和输出端口的连接块复杂度）下现场可编程门阵列（FPGA）在动态重构（RTR）工作状态下的功耗，并对基于查找表（LUT）和逻辑块结构的FPGA，给出了用于估计电容的FPGA基元等效电路.在功耗估计部分考虑了动态重构下被激活逻辑块的统计分布，使用改进型fpgaEva-LP构架，同时分析电容和开关转换频率，进而估算出功耗，并得出了连接块的复杂度与功耗的关系.结果表明,合理地选择连接块的复杂度可以有效地降低功耗.     

基于BCD工艺的充电控制芯片设计

提出一种蓄电池充电控制芯片的设计,具有恒流、恒压、过压、浮充等多种不同充电模式,可以在外部微处理器的支持下针对不同种类电池和应用场合的需要实现电池的高效优化充电。讨论并给出了芯片的系统组成及主要电路的设计,在1.5μm 50 V BCD(Bipolar-CMOS-DMOS)工艺下予以实现。测试结果表明芯片工作正常,电路功能及芯片预期的主要功能已成功实现。