面向嵌入式多核的OpenMP扩展方法

为多核平台开发一种有效的编程方法已经成为并行软件研究的一个重要目标.在嵌入式多核平台上进行了OpenMP并行程序的有效的实施运行.针对嵌入式具有有限内存资源的特点,提出了通过扩展OpenMP自定义制导语句tiling来提高并行程序在嵌入式多核平台上的运行效率.扩展后的OpenMP并行程序支持循环分片,从而能够充分利用层...     

JPEG2000在低比特率图像压缩的研究

介绍了JPEG2000的主要特点和基本架构,以及JPEG2000编码器的两个重要部分:小波变换和熵编码.简明分析了小波变换DWT与离散余弦变换DCT的区别和小渡变换的优点.详细介绍了JPEG2000的核心编码算法EBCOT.着重介绍了JPEG2000在图像低比特率情况下的应用,并进行了实际应用的实验:在图像压缩比很高时,JPEG2000与JPEG的压缩效果对比图.     

汽轮发机组状态监测与故障诊断系统的研制及其应用

介绍了一套汽轮发电机组状态监测及故障诊断系统ＭＭＭＤ－ⅢＡ，该系统使用了微机ＳＵＮ－２８６及ＳＴＤ总线工业控制机系统Ⅱ－５Ａ，实现了信号采集、信号处理、数据存储、报告、报警、自检、黑匣子及故障诊断等功能，最后给出该系统在电厂的应用实例。     

基于时间槽的自相似流量随机早检测算法——SFRED

分析研究了网络流量的自相似和长相关性,并基于分形布朗运动模型导出了自相似流量环境RED算法分组丢失概率的一种计算方法,从而提出了基于时间槽的自相似流量随机早检测队列管理算法SFRED.该算法在每个时间槽内计算一次分组丢失概率,大大降低系统负担.NS2仿真实验表明SFRED算法性能明显优于RED,能够很好地在自适应流背景下控制队列长度,并具有良好的吞吐量性能.     

一种环境理解的分布式群体仿真任务划分方法

本文通过引入环境结构因素,提出了一种适用于多层次复杂环境的自适应任务划分算法。自动读取场景模型并通过理解转换为连通邻接区域集,然后对区域进行快速粗粒度划分,有效提高划分性能;自然消除了被障碍隔离的相邻区域个体间的感知计算,大大减少了节点间通信量,使之更适合于大规模群体仿真应用。实验结果表明该算法的划分代价和执行性能均较优。文中设计了一种适合该划分算法的分布式仿真模型,基于该模型的分布式系统对室内多层楼宇或室外场景大规模群体仿真均具有较高仿真性能,相同规模群体的仿真性能与仿真节点数成线性关系表明系统具有良好的可扩展性。     

高性能嵌入式计算几个关键问题及其研究进展

随着多核处理器芯片在嵌入式应用领域越来越受到关注,提高应用程序开发产能同时获得并行性能收益是多核大众化并行计算研究的核心目标。着重综述了嵌入式应用领域面临的三个关键问题。首先,对当前的高性能嵌入式计算与超级计算做了比较,并对嵌入式应用领域做了分类总结。其次,对当前的适用于嵌入式的片上多核处理器架构做了研究。最后,综述了多核并行编程的方式的研究现状,并总结了嵌入式多核并行未来的研究问题。     

一种基于最远块对的低静态功耗指令Cache方案

针对降低不断增加的片上Cache静态功耗的要求,提出了一种基于最远块对的低静态功耗指令Cache结构--FBPC.考虑到指令访问具有很好的时间和空间局部性,距离当前访问地址较远的指令在随后的一段时间内被访问的可能性不大.利用指令访问的特点,FBPC通过存储体的改造自动发现据当前访问最远的块对,并且将它们设置为休眠模式来减少静态功耗.对11个SPEC2000测试程序进行仿真的结果表明,该方案可以有效地降低指令Cache的静态功耗.     

“中国黑客”病毒三线程结构分析

“中国黑客”是一种近期出现的传染性和破坏性非常强的病毒。它使用三线程结构完成许多新颖的功能,能够使传统的内存杀毒方法失效。该文详细分析了“中国黑客”病毒的三线程结构的思想和原理并从源代码级别对其进行深入剖析,给出病毒的一种可能的实现方法,并且针对病毒特点提出防止其传播和发作的途径。     

DCT水印中拉伸系数与嵌入位置的选择

DCT域如何确定嵌入位置与拉伸因子α是影响数字水印稳健性的关键。对比了不同嵌入位置和拉伸因子对数字水印鲁棒性的影响,并且据此给出了一种DCT域数字水印的嵌入位置和拉伸因子的确定方法。实验结果表明,该方法简单有效。     

基于记录缓冲的低功耗指令Cache方案

现代微处理器大多采用片上Cache来缓解主存储器与中央处理器(CPU)之间速度的巨大差异,但Cache也成为处理器功耗的主要来源,尤其是其中大部分功耗来自于指令Cache.采用缓冲器可以过滤掉大部分的指令Cache访问,从而降低功耗,但仍存在相当程度不必要的存储体访问,据此提出了一种基于记录缓冲的低功耗指令Cache结构RBC.通过记录缓冲器和对存储体的改造,RBC能够过滤大部分不必要的存储体访问,有效地降低了Cache的功耗.对10个SPEC2000标准测试程序的仿真结果表明,与传统基于缓冲器的Cache结构相比,在仅牺牲6.01%处理器性能和3.75%面积的基础上,该方案可以节省24.33%的指令Cache功耗.