基于超窄数据的低功耗数据Cache方案

降低耗电量已经成为当前最重要的设计问题之一.现代微处理器多采用片上Cache来弥合主存储器与中央处理器(CPU)之间的巨大速度差异,但Cache也成为处理器功耗的主要来源,设计低功耗的Cache存储体变得越来越重要.仅需要很少的几位就可以存储的超窄数据(VNV)在Cache的存储和访问中都占有很大的比例.据此,提出了一种基于超窄数据的低功耗Cache结构(VNVC).在VNVC中,数据存储体被分为低位存储体和高位存储体两部分.在标志位控制下,用来存放超窄数据的高存储单元将被关闭,以节省其动态和静态功耗.VNVC仅通过改进存储体来获得低功耗,不需要额外的辅助硬件,并且不影响原有Cache的性能,所以适合于各种Cache组织结构.采用12个Spec2000测试程序的仿真结果表明,4位宽度的超窄数据可以获得最大的节省率,平均可节省动态功耗29.85%、静态功耗29.94%.     

RFAI:基于硬件捕获配置信息

为了用硬件捕获发生频率相对较高的事件中满足人为界定的重要性事件,提出了捕获机制RFAI.此机制将在程序运行过程中发生频率相对较高的事件收集到缓存中,然后用人为界定的重要性标记出重要的事件,这些事件对于程序运行时优化,具有更好的优化价值和稳定性.     

基于AVC/AVS标准高效运动估计硬件结构设计

在新一代高性能视频编码标准AVC和AVS中,为提高编码效率,运动估计采用了变尺寸块搜索、多参考帧、运动向量预测等新技术.这些技术成倍地增加了运动估计的计算复杂度.为满足运动估计高计算量需求,一个高效变尺寸块运动估计(VBSME)硬件结构被提出来.该结构采用两个时钟,慢速时钟用于I/O部件,快速时钟用于核心计算部件.并且采用细粒度级流水线实现方式,提高时钟频率和计算部件的流水线效率.针对图像尺寸为720×576的视频,在65×65搜索窗下,该结构最高每秒可以编码71幅图像.     

“金卡”系统的信息安全性

提出“金卡”工程的逻辑结构设想,通过一个“金卡”系统的理论安全模型来分析信息安全性.从模型中得出系统的两项关键技术:网络和安全核.基于安全核的安全能力标准,分析了各种卡的能力局限,从而,系统地剖析了系统中存在的固有信息危险性.     

一种改进的分布式搜索引擎模型

为了解决传统分布式搜索引擎存在的搜索性能问题,从索引结构、查询算法方面改进了传统模型．提出了一种非集中的高并行化搜索模型,该模型按照文档主题对索引分类,对较长的倒排记录表采用位图结构,利用多线程技术对索引节点实现并行搜索算法(multi max score heap,MMSH)．实验结果表明:改进模型中的索引分类方法与倒排表结构的位图策略,能够增强Merge层查询的针对性,降低Merge层节点的CPU和内存开销;在倒排表不能完全存入内存情况下,MMSH算法能够实现高度并行化查询,其查询效率高于经典的term-at-a-time算法,缩短了平均查找时间,提高了系统吞吐量．索引分类、位图结构以及并行查询算法能够避免查询的盲目性,改善了分布式搜索引擎的性能．     

浅谈作业长在钢铁公司的职能

通过借鉴宝钢股份梅钢公司实行作业长制的经验,根据梅钢热轧1422线机械点检作业区的案例分析了作业长在实际工作中的计划、组织、领导和控制等管理职能,突出了作业长制管理模式的优点,并简要提出了多元公司推广作业长制的建议。     

基于硬件CAS原语的高效多字无锁同步算法

共享内存体系结构下,为解决锁同步导致的并发性能瓶颈,本文提出了一种基于硬件CAS（比较交换）原语的无锁同步算法.该算法利用底层处理器提供的比较交换指令,实现了在多核多线程环境下对共享变量的非阻塞同步操作,通过采用全局标记值的方式,避免了传统设计中由于使用内存字标记导致的性能开销,同时确保数据在并发访问中的一致性.实验结果表明,本文算法可以高效地支持任意多字的CAS同步,提高了对共享数据的并发访问性能,具有较好的可扩展性.     

一种在无状态地址自动配置中DAD攻击的防御方法

在无状态地址自动配置中,新IP地址在使用前需要进行重复地址检测。在检测过程中,一旦有攻击节点声称解析地址已经被占用,将导致节点地址配置失败,从而形成重复地址检测攻击。针对这种情况,提出使用WAY机制作为防御手段,WAY机制使用逆向地址确认、自我声明及WAY-table检查的方法,对欺骗报文进行过滤,使欺骗节点攻击成本增加且无法进行二次欺骗。仿真实验表明,WAY机制弥补了邻居发现协议安全性的不足,可大幅提升无状态地址自动配置的成功率。     

面向多核处理器的内存竞争记录研究综述

共享内存多线程编程是挖掘多核处理器并行性的重要方法,然而,共享内存的多线程程序在运行时存在不确定性,线程间的内存竞争是导致不确定性的主要来源。内存竞争信息量大,记录时带来的开销大,实现内存竞争记录是确定性重演共享内存多线程程序的关键。分别概括了现有软件实现的内存竞争记录机制和硬件实现的内存竞争记录机制,并对内存竞争记录的研究现状进行了总结,指出了当前内存竞争记录技术面临的挑战。     

两级Trace Cache的设计与研究

通过引入二级trace cache做为一级trace cache补充,捕获那些由于一级trace cache容量冲突而被换出的trace,能够部分缓解trace cache容量失效问题.在进一步提高处理器的性能的同时,也大大降低了为构造trace而对指令cache带宽的要求,空闲的指令cache带宽可以进一步被trace的预构及其他一些技术所利用.实验表明,在64KB一级Trace Cache的基础上,引入一个容量为1MB的二级Trace Cache后,对于go和gcc这类工作集较大的程序,处理器的性能提高了13%,指令cache带宽要求下降27%.