基于硬件CAS原语的高效多字无锁同步算法

共享内存体系结构下,为解决锁同步导致的并发性能瓶颈,本文提出了一种基于硬件CAS（比较交换）原语的无锁同步算法.该算法利用底层处理器提供的比较交换指令,实现了在多核多线程环境下对共享变量的非阻塞同步操作,通过采用全局标记值的方式,避免了传统设计中由于使用内存字标记导致的性能开销,同时确保数据在并发访问中的一致性.实验结果表明,本文算法可以高效地支持任意多字的CAS同步,提高了对共享数据的并发访问性能,具有较好的可扩展性.     

基于FPGA的嵌入式多核处理器及SUSAN算法并行化

给出了四核心嵌入式并行处理器FPEP的结构设计并建立了FPGA验证平台.为了对多核处理器平台性能进行评测,提出了基于OpenMP的3种可行的图像处理领域的经典算法SUSAN算法的并行化方法:直接并行化SUSAN、图像分块处理和多图像并行处理,并对这3种并行算法在Intel四核心平台和FPEP的FPGA验证平台上进行性能测试.实验表明,3种并行算法在两种四核心平台下均可获得接近3.0的加速比,多图像并行处理在FPEP的FPGA验证平台可以获得接近4.0的加速比.     

面向多核处理器的内存竞争记录研究综述

共享内存多线程编程是挖掘多核处理器并行性的重要方法,然而,共享内存的多线程程序在运行时存在不确定性,线程间的内存竞争是导致不确定性的主要来源。内存竞争信息量大,记录时带来的开销大,实现内存竞争记录是确定性重演共享内存多线程程序的关键。分别概括了现有软件实现的内存竞争记录机制和硬件实现的内存竞争记录机制,并对内存竞争记录的研究现状进行了总结,指出了当前内存竞争记录技术面临的挑战。     

两级Trace Cache的设计与研究

通过引入二级trace cache做为一级trace cache补充,捕获那些由于一级trace cache容量冲突而被换出的trace,能够部分缓解trace cache容量失效问题.在进一步提高处理器的性能的同时,也大大降低了为构造trace而对指令cache带宽的要求,空闲的指令cache带宽可以进一步被trace的预构及其他一些技术所利用.实验表明,在64KB一级Trace Cache的基础上,引入一个容量为1MB的二级Trace Cache后,对于go和gcc这类工作集较大的程序,处理器的性能提高了13%,指令cache带宽要求下降27%.     

一种阵列计算机输入/输出系统的设计

ＡＢＣ９５阵列是采用ＦＰＧＡ设计的多功能互连结构的计算机,多功能互连网络是指支持处理器到存储器的矩阵无冲突访问模式和增强型的处理机到处理机通讯的ＭＥＳＨ网络。ＡＢＣ９５阵列机是一种协处理机方式的ＳＩＭＤ计算机,Ｉ／Ｏ系统的设计非常重要,必须保证通用性好,易于扩展,有足够的数据传送带宽。     

一种在INTEL8098系统中扩充实时时钟的方法

一种在INTEL8098单片机系统中利用实时时钟芯片实现时钟的方法及相应的电路和程序.     

基于RFID的无人值守称重管理系统的设计

目前RFID技术虽然已经应用到社会生产生活的很多方面,但是还没有广泛的应用到企业生产管理中,尤其是大型冶金,制造类行业.本文介绍了无线射频(RFID)技术的基本概念及发展现状,给出了一种基于RFID的无人值守智能称重管理系统的总体设计.最后分析了新系统带来的效率的提高和效益的增加.     

基于FPGA设计方法的研究及其在ABC95阵列机中的实践

ＦＰＧＡ是目前在数字系统设计中普遍使用的技术。由于ＦＰＧＡ芯片的容量和管脚数的比例往往与具体的设计实体之间存在较大差异。设计的实现效率因此而受到较大影响。为了解这一问题,提出了一种汇集的方法,并在ＡＢＣ９５阵列机的向量处理部件ＰＥ的实现中得到了应用和验证,获得了较好的性能价格比。     

并行群体仿真研究进展

通过对比分析基于多核CPU、GPU和分布式系统等三种并行群体仿真体系结构,提出了混合结构的并行群体仿真框架;对并行环境下的按空间区域分割和按agent分割等多种任务分割关键算法进行了归纳总结;对并行群体仿真的性能评估方法进行了分析。最终给出了群体仿真中并行加速算法的研究方向。     

一种基于半空间的不完全拷贝垃圾回收机制

为了满足半空间拷贝垃圾回收的实时性需求,克服在半空间拷贝回收过程中因大量的内存拷贝操作带来的时间开销方面的不足,提出了一种将对象分类并进行不完全拷贝的回收机制．针对大对象的生命周期较长及空间分布的连续性特点,在半空间拷贝回收的遍历阶段,对活动的大对象采取只标记不拷贝的策略,被标记的对象仍留在起始空间,通过增加一个整理阶...