高速D/A转换器输出跨导模型及对无杂波动态范围的影响

基于无缓冲差分输出电流舵D/A转换器,建立电流源及输出电路的s域线性模型,分析输入码变化所引起的输出跨导的变化,以及对输出电流的影响。采用直流和交流量分离的方法,利用傅里叶级数,获得输出跨导对无杂波动态范围(SFDR)的影响的近似公式。采用Matlab建立高层次模型进行仿真验证。结果表明,输出跨导较大时,输出跨导与SFDR呈近似线性关系。     

一种应用于通信设备的5V14位高速数/模转换器

在研究高速数/模转换器静态和动态性能的基础上,设计了一种5V,14位高速分段式电流舵数/模转换器.设计的5 4 5温度计编码电路和新型对称开关序列,使数/模转换器的积分线性误差和微分线性误差最小.提出的新型开关电流驱动电路提高了数/模转换器的动态性能.基于TSMC0 35μm混合信号CMOS工艺,采用Hspice仿真工具,对14位数/模转换器进行了时域和频域仿真,在50Ω负载条件下满量程电流可达20mA;当采样速率为125MHz时,5V电源的满量程条件下功耗为270mW;输出频率为100MHz条件下的无杂波动态范围为72dBc.14位数/模转换器的积分线性误差为±1.5最低有效位,微分线性误差为±0 75最低有效位.     

一种具有延迟校准功能的可编程多相位时钟电路

基于延迟锁相环原理,提出了一种新型的具有延迟校准功能的可编程多相位时钟电路,能为工作在80MHz的电荷耦合器件信号处理器提供精度高达390ps的时序信号．将主时钟的单周期等分为32份,通过可编程相位组合电路,产生相位及占空比可调的信号,能满足不同电荷耦合器件所需的最优工作时序．传统的延迟锁相环结构随着延迟单元的增加,延迟单元之间不匹配愈加明显,导致输出相位偏离理想位置．引入延迟校准电路可以显著降低相位之间的误差,校准后的多相位时钟信号接入可编程相位组合器进行选择组合,产生所需的高精度时序信号．基于SMIC 0.18μm 3.3V CMOS工艺完成设计,在80MHz主时钟下的后仿真结果表明：电路可产生占空比范围为2％～98％的输出时钟,校准后的延迟误差小于5ps,边到边抖动为 1.14ps,有效地保证了相位精度．     

一种基于衬底驱动MOS技术的超低压运算放大器

设计了一种工作于 0 .8V电源电压下与标准 CMOS工艺兼容的超低压运算放大器 ,对其电路结构和原理进行了分析。该放大器基于衬底驱动技术 ,采用衬底驱动 PMOS差分对作为输入级实现了 74d B的直流开环增益 ,66°的相位裕度 ,940μV的失调电压和 1 1 0～ 798m V的输出电压范围     

一种1.8V 10位120MS/s CMOS电流舵D/A转换器IP核

采用低摆幅低交叉点的高速CMOS电流开关驱动器结构和中心对称Q2随机游动对策拓扑方式的pMOS电流源阵列版图布局方式,基于TSMC 0.18靘 CMOS工艺实现了一种1.8V 10位120MS/s分段温度计译码电流舵CMOS电流舵D/A转换器IP核.当电源电压为1.8V时,D/A转换器的微分非线性误差和积分非线性误差分别为0.25LSB和0.45LSB,当采样频率为120MHz,输出频率为24.225MHz时的SFDR为64.9dB.10位D/A转换器的有效版图面积为0.43mm×0.52mm,符合SOC的嵌入式设计要求.     

一种高效2.1声道D类音频功放设计

基于CSMC 0.5μm DPDM CMOS工艺,实现了一种具有2.1声道的D类音频功率放大器的设计,该功放由一个全桥差分输出结构的重低音功率放大器和两个半桥单端输出结构的立体声功率放大器构成。详细介绍了2.1声道D类音频功放的整体结构、前置运算放大器和轨至轨比较器的电路设计。仿真和测试结果表明:在电源电压5 V,该功放可向3Ω负载电阻提供2.5 W+0.6 W×2的输出功率;在电源电压3～6 V范围内,最大转换效率可达90%以上;重低音通道的总谐波失真与噪声之和小于0.7%,立体声通道的总谐波失真与噪声之和小于1%。     

BFL与非门或非门单元组成的高性能GaAs分频器的设计

根据多种GaAs单元电路的工作特点,设计了两个基于GaAsBFL单元的2分频器,单元结构简单．工作频率高,功耗低。模拟仿真的结果显示,其工作频率分别可以达到40GHz和25GHz。     

基于Verilog-A的容栅传感器建模与仿真

介绍了容栅传感器结构及其工作原理,并针对容栅传感器应用系统设计验证中所遇到的困难,采用模拟硬件描述语言Verilog-A对其行为进行高层次建模,通过理论推导传感器信号与物理位移的关系和CadenceSpectre仿真器的验证,该模型正确又易于系统验证。     

一种新型低压高精度CMOS电流源

采用低压与温度成正比基准源和衬底驱动低压运算放大器电路,设计了一种新型的低压高精度CMOS电流源电路,并采用TSMC 0.25μm CMOS Spice模型进行了电源特性、温度特性及工艺偏差的仿真．在室温下,当电源电压处于1.0～1.8V时,低压电流源输出电流I_out约为12.437～12.497μA;当温度在0～47℃范围内,输出电流为12.447μA;各种工艺偏差条件下的最大绝对偏差为0.54μA,与典型工艺模型下的相对偏差为4.34%．     

一种光接收机中的高增益宽动态范围跨阻放大器

As the front-end preamplifiers in optical receivers, transimpedance amplifiers （TIAs） are commonly required to have a high gain and low input noise to amplify the weak and susceptible input signal. At the same time, the TIAs should possess a wide dynamic range （DR） to prevent the circuit from becoming saturated by high input currents. Based on the above, this paper presents a CMOS transimpedance amplifier with high gain and a wide DR for 2.5 Gbit/s communications. The TIA proposed consists of a three-stage cascade pull push inverter, an automatic gain control circuit, and a shunt transistor controlled by the resistive divider. The inductive-series peaking technique is used to further extend the bandwidth. The TIA proposed displays a maximum transimpedance gain of 88.3 dBΩ with the -3 dB bandwidth of 1.8 GHz, exhibits an input current dynamic range from 100 nA to 10 mA. The output voltage noise is less than 48.23 nV/√Hz within the -3 dB bandwidth. The circuit is fabricated using an SMIC 0.18 μm 1P6M RFCMOS process and dissipates a dc power of 9.4 mW with 1.8 V supply voltage.