排序方式: 共有59条查询结果,搜索用时 15 毫秒
31.
32.
33.
详细阐述了基于Cadence界面的工艺设计包(PDK)的框架结构及设计方法;采用该方法,在Cadence界面上设计了一套实用的PDK库siscPDK;用实际的IC单元电路进行了验证,得到了正确的结果,证明了该方法的可行性. 相似文献
34.
模拟集成电路的特点及设计平台 总被引:4,自引:0,他引:4
讨论了常规和射频模拟集成电路(IC)设计和工艺的特点,介绍了模拟集成电路设计平台,着重论述了电子设计自动化的软件工具、硬件平台,以及设计与工艺接口的设计数据库。详细介绍了模拟IC及RFIC的设计流程和工艺设计包。 相似文献
35.
本文在介绍长、短沟JFET沟道中电场的不同以及载流子漂移速度饱和概念的基础上,给出了Wong和Liou通过二维器件模拟程序PISCES分析双极工艺兼容的离子注入长、短沟JFET静态特性的方法和结果。除了分析线性区和饱和区外,他们的模拟还就JFET的过渡区提出了新的见解,给出了短沟JFET几种以前未曾强调的特性:a)在饱和区不会发生夹断;b)在饱和工作区自由载流子漂移速度发生饱和;c)截止区的I~V特性符合幂函数规律。在Wong和Liou的报道中,详细论述了导电沟道形状、电场矢量、电流矢量和电流电压特性的情况。 相似文献
36.
37.
介绍了一种16位D/A转换器抗辐射加固设计和工艺技术。主要从系统结构加固设计、关键单元加固设计和工艺加固技术等方面进行了阐述;重点对BiCMOS加固工艺的器件结构设计原理进行了详细阐述,给出了器件仿真数据和实验结果;最后,对辐照试验进行了分析。采用该加固工艺研制的16位D/A转换器实现了转换速率大于30 MSPS,建立时间小于50 ns,线性误差和微分误差均小于±8 LSB等性能指标;其抗中子辐射水平为5×1013n/cm2,抗γ总剂量辐射水平达5.0×103Gy(Si)。 相似文献
38.
39.
动态随机存取存贮器(DRAM)不仅在密度方面一直在提高,而且在实现高速度方面也在提高。由于三层多晶硅技术和增压高电平时钟发生器电路的使用,一种管芯面积为34.1mm~2、速度低于100ns的DRAM已经获得。这种器件能够以一个CAS时钟的15ns存取时间的半节型工作,并且也能够用CAS先于RAS的时序刷新。 相似文献
40.
用抗辐照体硅栅CMOS电路设计成微处理机系列。系列的三个主要产品是英特尔NMOS器件的逻辑模拟:SA3000-通用8位中央处理机(CPU)(Intel 8085A);SA3001-具有两个8位I/O接口,一个6位I/O接口和一个计时器(Intel 8155/56)的256×8位静态RAM;SA3002-有两个8位I/O接口(Intel 8355)的2×8位ROM。本文叙述实现全静、全补偿CMOS器件的设计原理及方法学,其结果能经受1兆拉德以上的辐照总剂量。这些设计是无闩锁的,采用3微米栅长工艺制作在外延衬底上。为了达到这一水平的辐照容限,必须测量该工艺的辐照特性,并且整个设计都应适应辐照效应。 相似文献