基于拼接缝自适应消除和全景图矫直的快速图像拼接算法

针对图像拼接存在色差过渡不均匀、图像倾斜扭曲及拼接效率低的现象，提出一种基于拼接缝自适应消除和全景图矫直的快速图像拼接算法。首先，用尺度不变特征变换（SIFT）提取图像指定区域特征点并用双向K近邻（KNN）算法进行图像配准，有效提高算法效率；其次，利用动态规划思想提出自适应公式找到最优拼接缝并用图像融合算法对其自适应消除，解决拼接缝色差过渡不均匀问题；最后，针对累积拼接误差形成全景图倾斜的现象，利用边缘检测算法提出自适应拟合四边形矫直模型，把原始全景图矫直为一个全新的全景图。所提算法与分块图像拼接和二叉树图像拼接算法相比，图像质量提升了5.84%~7.83%，拼接时间仅为原来的50%~70%。实验结果表明，该算法不仅通过自适应更新机制减少不同图像背景下拼接缝色差过渡不均匀的现象，从而提高了图像质量；而且提高了拼接效率，降低了全景图倾斜扭曲程度。     

这个本本有点酷——两款与众不同的文本编辑软件

“记事本”是windows中最常用的组件之一．但功能可不敢恭维。而这回要介绍的是两款非常特别的“记事本”程序．它们有着非常特别的功能。     

基于高精度流线生成的交互流场可视化

高效准确的流线绘制一直是流场可视化的重要研究内容,流线可以对流场的重要特征进行有效的稀疏表示,但流线需要长期的粒子追踪过程及大量的积分计算,在面向大规模流场可视化时时间效率较低,需要高性能计算设备进行辅助计算.本文通过设计一种基于深度学习的高精度流线生成算法,将初始的低精度流线快速映射为稠密的高精度流线,可以在较短的时间内快速生成可靠的流线可视化结果,并在此基础上设计了交互式实时流场可视化系统,涵盖了流场的特征检测,属性关联分析,信息论分析等,帮助用户快速了解流场数据,找到自己感兴趣的区域进行后续进一步深度分析,避免了获取过多冗余数据,同时优化了分析工作的效率,满足用户对于流场结构,特征属性等多维度进行关联分析的需求.     

无线网络编码感知路由综述

流间网络编码具有改善无线网络性能的潜力,然而,由于实际网络中编码机会数量通常十分有限,仅仅被动地利用编码机会无法获得高的性能增益.编码感知路由的核心思想是使用有利于网络编码的路由,它通过在路由建立阶段构造特定的编码结构,可以主动创造编码机会.系统地总结了流间网络编码中的编码结构,并以此为主线,分类介绍了编码感知路由的研究现状.最后,对编码感知路由的研究热点进行了展望.     

旧式建筑改造——以天兴洲复兴村11号为例

旧式建筑是现代城市中一个特别的存在,既是城市文化历史演变的见证者也是人与人之间、人与过去的时光之间情感沟通的载体。文章选取天兴洲复兴村11号为改造对象,通过对基地周边环境以及原建筑的现状进行分析,了解建筑使用者,结合当下现代人所需,利用空间的组织、建筑空间氛围营造等方式达到最终建筑改造目的。     

TTA结构数字信号协处理器数据Cache的设计与实现

论文分析了面向多媒体应用的TTA(TransportTriggeredArchitecture)微处理器的特点和访存要求,提出并设计实现了应用于此款微处理器、采用直接映象规则、写回和按写分配策略的4KB数据Cache,并在全系统环境下对其进行了模拟验证。实验结果说明数据Cache系统在降低命中时间和提高命中率两方面做到了良好的折中,命中时间与芯片流水线处理周期匹配,有效保证了全系统性能的发挥。     

基于ADSP-BF537的视频SoC验证方案及其接口的设计

视频SoC规模的飞速增长,给FPGA验证带来很大挑战,大容量外部SDRAM以及更多的外设模块的采用,不但增加了硬件复杂度,也给相应驱动程序的调试带来很大难度。为了全面有效地进行FPGA验证,提出了一种在SoC验证平台中,利用ADSP-BF537作为处理器的验证方案,并重点介绍了ADSP外部Memory总线和SoC系统总线(AHB)转换模块的设计。该方案已成功应用在深圳艾科创新微电子有限公司的某款视频SoC项目中。     

基于FPGA的事件抽取模型与加速器的设计实现

Event extraction technology is important to achieve the quickly extraction of specific information, and it can be widely used in information retrieval, sentiment analysis and other scenarios. Chinese event extraction is more difficult than English event extraction due to the characteristics of Chinese language. Based on the state of the art English event extraction neural network model, a CEE DGCNN (Chinese Event Extraction based on multi layer Dilate Gated Convolutional Neural Network) is proposed, which is suitable for hardware implementation. CEE DGCNN achieves 71.71% F1 score of trigger classification on the ACE2005 Chinese corpus. The accelerator of CEE DGCNN is designed and implemented, and the model size is further optimized by quantization. The accelerator can achieve 97 GOP/s on the Xilinx XCKU115 FPGA, which is 67 times faster than CPU.     

基于物联网的分布式水质实时监控系统设计

针对现有水质监控系统成本高、功耗大、传输距离短等不足,本文设计了一种分布式水质在线监控系统。该系统基于LoRa技术和NB-LoT技术搭建了一种具有三层网络拓扑的系统架构,并建立通信链路传输模型与节点功耗评估模型;以此为基础采用全新一代LoRa调制解调器和具备业界更低静态电流的电源管理芯片构建硬件平台,同时设计了一种包含定时唤醒和空中唤醒的双唤醒软件机制,解决了传统水质监控系统无法同时兼顾远距离传输和低功耗运行的两难问题。通过设计合理的容错机制,消除了无线通信固有的通信误码问题对系统的影响。实地组网试验表明,终端节点电池消耗量仅为15.95mAH/天,网关节点与终端节点最远传输距离超过10km,通信误码率小于3%,且通过超时重发机制实现所有数据100%成功传输,具有较强的网络鲁棒性。     

小型飞行器综合测试系统方案设计

针对小型飞行器系统各部件在研制和生产中的测试要求,提出了小型飞行器综合测试系统的方案设计;方案设计中详细介绍了系统组成,并对方案中涉及的航空电子分系统、发动机分系统、无线电数据链分系统的测试内容及测试方法进行了分析说明;根据测试方法和测试内容,给出了综合测试系统的硬件设计原理和软件设计流程;运用该设计方案进行了综合测试设备发动机分系统测试的研制工作,并投入试运行,结果表明该方案设计合理可行,可推广应用于该领域或其它领域的测控系统的研制中。