排序方式: 共有82条查询结果,搜索用时 15 毫秒
41.
本论文设计并实现了一个用于UWB脉冲体制的3-5GHz超宽带平坦增益的全差分低噪声放大器。在电路设计上,采用了一种增益平坦化技术,并且利用了串连建峰与并联建峰技术,分别实现了宽带的输入匹配与整个电路大的增益带宽积。同时,利用反馈技术,进一步拓展带宽和削减带内增益波动。此LNA才用SMIC 0.18um CMOS射频工艺流片验证。测试结果表面电路3dB带宽为2.4~5.5GHz,最高增益可达13.2dB,在3-5GHz的带内增益波动仅为+/- 0.45dB,最低噪声系数为3.2dB.输入匹配性能良好,在2.9~5.4GHz范围内S11<-13dB,电路的输入P1dB为-11.7dBm@5GHz,电路采样1.8v供电,整个差分电路消耗电流9.6mA. 相似文献
42.
一种多PCI卡组成的高速同步图像获取系统 总被引:2,自引:0,他引:2
用机载仪器获取地物的偏振信息需要同步得到三个偏振方向的图像数据。论文介绍了机载偏振CCD相机中数据采集与记录系统的结构,阐述了基于PCI总线的多路、高速数据采集卡的实现方案和工作原理,给出了用WinDriver编写windows2000环境下PCI数据采集卡驱动程序的实例方法与步骤。 相似文献
43.
介绍了一种用于DRSSADC(dual-ramp-single-slop analog to digital converter)电路的积分器设计,该积分器电路采用全差分结构,主要包含了折叠共源共栅运算放大器和改进型开关电路。在分析积分器原理的基础上,主要讲述了改进型开关电路和折叠共源共栅运算放大器的设计。在0.35μm CMOS工艺下,3V电源电压,对折叠共源共栅运算放大器进行了HSPICE仿真。仿真结果表明,该电路的直流增益64.5dB、单位增益带宽7MHz,相位裕度85°,功耗仅为87.5μW,适用于DRSSADC。 相似文献
44.
45.
本文提出一种工作在3-5GHz的高增益低功耗的差分超宽带低噪声放大器.输入级采用共栅结构以获取宽带输入匹配,同时采用了电容交叉耦合和电流复用技术,从而可以在低功耗条件下获取高增益.采用0.18-um cmos工艺制作出来的样品的测试显示该低噪声放大器在4.4mA电流,1.8V电源功耗下的峰值功率增益为17.5dB,3dB带宽为2.8-5GHz,在4.5mW的功耗下的峰值增益为14dB(1.5V电源下3mA电流).该差分低噪声放大器的芯片面积包括测试pad在内为1.01平方毫米. 相似文献
46.
为了满足视频信号传输的高实时性,提高无线信道的利用率,设计并实现了一种以专用视频压缩芯片ADV202实现视频信号压缩,并采用FPGA为信号复接单元的视频压缩与信号复接系统。系统中通过ADV202实现了基于JPEG2000的视频数据压缩,保证了信号传输的高实时性;并通过FPGA实现对压缩数据的复接,提高了无线信道的利用率。 相似文献
47.
48.
This paper introduces the design of a l.8 V low dropout voltage regulator (LDO) and a foldback current limit circuit which limits the output current to 3 mA when load over-current occurs. The LDO was implemented in a 0.18 μm CMOS technology. The measured result reveals that the LDO s power supply rejection (PSR) is about -58dB and -54dB at 20Hz and 1kHz respectively,the response time is 4μs and the quiescent currentis 20μA. The designed LDO regulator can work with a supply voltage down to 2.0 V with a drop-out voltage of 200 mV at a maximum load current of 240 mA. 相似文献
49.
本文针对工作于3.1GHz到5GHz频段的IR-UWB收发器,设计了一种4GHz小数频率综合器。该频率综合器采用0.18μm混合&射频CMOS工艺实现,其输出频率范围为3.74GHz到4.44GHz。通过使用多比特量化的∑-△调制器,该频率综合器在参考频率为20MHz时的输出频率分辨率达到15Hz。测试结果表明,该频率综合器的正交信号输出幅度失配和相位误差分别低于0.1dB和0.8º。该频率综合器的输出相位噪声达到-116dBc/Hz@3MHz,频谱杂散低于-60dBc。在1.8V电源电压下,该频率综合器的核心电路功耗仅为38.2mW。 相似文献
50.
This paper presents a transmitter IC with BPSK modulation for an ultra-wide band system.It is based on up-conversion with a high linearity passive mixer.Unlike the traditional BPSK modulation scheme,the local oscillator (LO) is modulated by the baseband data instead of the pulse.The chip is designed and fabricated by standard 0.18μm CMOS technology.The transmitter achieves a high data rate up to 400 Mbps.The amplitude of the pulse can be adjusted by the amplitude of the LO and the bias current of the dri... 相似文献