中国船舶远程识别与跟踪系统（LRIT）

本文介绍了中国船舶远程识别和跟踪系统（LRIT）建设的相关背景,重点介绍中国LRIT系统的建设内容．系统组成和典型应用．并说明系统完成情况．提醒船东为满足LRIT相关要求应该注意的事项。     

基于FPGA的H.264 DCT算法的硬件实现

二维离散余弦（DCT）在H.264视频编码中承担者信号从时域到频域变换的作用。在现场可编程逻辑门阵列（FPGA）上设计了高效的采用流水线结构的H.264DCT硬件电路。首先,把二维4×4DCT变换转换成二次一维DCT变换;其次,DCT变换之间加一个两端口的RAM,以实现数列的转置;最后,在顶层设计一个有限状态机控制整个流程。该设计采用较少的资源实现了较好的功能,获得了可靠的实验结果。     

RF-CMOS建模:一种改进的累积型MOS变容管模型

提出一种改进的累积型MOS变容管射频模型,改进后模型方程可精确描述累积型MOS变容管全工作区域特性;模型方程连续,且任意阶次可导,至少三阶导数求解结果可实现与测试结果的精确拟合,解决了原模型可导但导数错误、变阻方程不连续等问题.模型最终应用到采用CSM(Chartered Semiconductor Manufacture Ltd)0.25μm RF-CMOS工艺制造的一30栅指(每指尺寸为长L=1μm,宽W=4.76μm)累积型MOS变容管建模中,测量和仿真所得C-V,R-V特性,品质因素以及高达39GHz S参数对比结果验证了模型的良好精度.     

随机掺杂波动引起纳米MOSFET漏电流失配模型

当MOS集成电路进入纳米特征尺寸,随机掺杂波动对集成电路性能至关重要,因此实现适应纳米工艺的MOSFET电流失配模型以早期预测器件性能显得十分迫切。本文研究了随机掺杂波动引起的阈值电压和有效迁移率变化的表达式,并应用一个经过改进的适用于65纳米工艺ALPHA律平均电流模型,通过HSPICE仿真的数据拟合并提取相关工艺参数,应用偏离传递公式实现了随机掺杂波动引起的MOSFET漏电流失配模型。在测试条件下,该失配模型计算的标准差与HSPICE的100次蒙特-卡罗仿真结果相比显示相对误差平均值为0.24%,相对标准差为0.22%。表明该失配模型有效分析了随机掺杂波动引起的物理传导机制,简单又能保证精度。     

一个新型的大检测电容结构的MEMS惯性传感器研究

A novel MEMS inertial sensor with enhanced sensing capacitors is developed. The designed fabricated process of the sensor is a deep RIE process, which can increase the mass of the seismic to reduce the mechanical noise, and the designed capacitance sensing method is changing the capacitance area, which can reduce the air damping between the sensing capacitor plates and reduce the requirement for the DRIE process precision, and reduce the electronic noise by increasing the sensing voltage to improve the resolution. The design and simulation are also verified by using the FEM tool ANSYS. The simulated results show that the transverse sensitivity of the sensor is approximately equal to zero. Finally, the fabricated process based on silicon-glass bonding and the preliminary test results of the device for testing grid capacitors and the novel inertial sensor are presented. The testing quality factor of the testing device based on the slide-film damping effect is 514, which shows that the enhanced capacitors can reduce mechanical noise. The preliminary testing result of the sensitivity is 0.492pf/g.     

一种适合射频功率放大器应用的图形化SOI LDMOSFET新结构

设计并制备了一种新颖的在栅下开硅窗口的图形化SOI LDMOSFET．该器件具有良好的直流和射频特性：输出曲线平滑,没有明显翘曲（kink）效应;静态击穿电压为13V;在栅漏偏压为3．6V时,截至频率为6GHz．负载牵引测试表明,该器件在1．5GHz时,PAE为50％,输出功率为27dBm,表明该器件适合射频功率放大器的应用．     

射频CMOS建模：不同栅指数目的RF-MOSFET可缩放模型

本文提出了一个新颖的不同指头数目的RF-MOSFET可缩放模型。所有的寄生参量包含栅极电阻,衬底电阻,寄生电容等的计算都直接可以从实际器件版图当中获取。该模型通过典型 0.13μm RF-CMOS工艺制造的不同栅指数的NMOSFET,其中栅长为固定值2.5μm,栅宽为固定值0.13μm,对模型在100MHz~20.05GHz频率范围内小信号S参数进行了验证和比较。测试与仿真数据得到了很好的吻合,这表明我们的模型是精确而且有效的。     

分享 携手 双赢 “贝利一天”庆典活动在济南举行

芬兰贝利集团“贝利一天”庆典活动于2009年3月24日下午至25日上午在山东济南隆重召开。此次活动恰逢贝利林业集团总裁John Lindahl先生到访期间，旨在感谢中国政府及合作伙伴对其在华业务发展的一贯支持，增进相互之间的理解和合作，并携手共渡当前的经济危机。     

基于改进图染色算法的ASIP寄存器分配器

针对传统的图染色算法很难为不规则结构的专用指令处理器（ASIP）生成优化代码的问题,提出一种能描述ASIP寄存器复杂约束关系的数学模型;改进了传统图染色算法,通过生命周期分析,将各种分配约束限制在一张有向数据相关图中,将寄存器分配问题转化为对有向数据相关图的简化问题;应用改进图染色算法构造了一个ASIP编译器.测试表明：和传统的图染色算法相比,改进图染色算法能充分地考虑寄存器之间的相互约束,降低了目标代码的空间尺寸,减少了寄存器的溢出.     

Investigation and modeling of the avalanche effect in MOSFETs with non-uniform finger spacing

This paper investigates the effect of a non-uniform gate-finger spacing layout structure on the avalanche breakdown performance of RF CMOS technology.Compared with a standard multi-finger device with uniform gate-finger spacing,a device with non-uniform gate-finger spacing represents an improvement of 8.5%for the drain-source breakdown voltage(BV_ds) and of 20%for the thermally-related drain conductance.A novel compact model is proposed to accurately predict the variation of B V_ds with the total area of devices,which is dependent on the different finger spacing sizes.The model is verified and validated by the excellent match between the measured and simulated avalanche breakdown characteristics for a set of uniform and non-uniform gate-finger spacing arranged nMOSFETs.