全文获取类型
收费全文 | 203篇 |
免费 | 19篇 |
国内免费 | 4篇 |
专业分类
电工技术 | 12篇 |
综合类 | 5篇 |
化学工业 | 8篇 |
金属工艺 | 1篇 |
机械仪表 | 16篇 |
建筑科学 | 18篇 |
矿业工程 | 9篇 |
能源动力 | 3篇 |
轻工业 | 14篇 |
水利工程 | 7篇 |
石油天然气 | 6篇 |
武器工业 | 2篇 |
无线电 | 23篇 |
一般工业技术 | 17篇 |
冶金工业 | 8篇 |
自动化技术 | 77篇 |
出版年
2024年 | 3篇 |
2023年 | 12篇 |
2022年 | 9篇 |
2021年 | 7篇 |
2020年 | 6篇 |
2019年 | 6篇 |
2018年 | 6篇 |
2017年 | 2篇 |
2016年 | 3篇 |
2015年 | 3篇 |
2014年 | 22篇 |
2013年 | 7篇 |
2012年 | 17篇 |
2011年 | 19篇 |
2010年 | 8篇 |
2009年 | 14篇 |
2008年 | 13篇 |
2007年 | 10篇 |
2006年 | 10篇 |
2005年 | 8篇 |
2004年 | 7篇 |
2003年 | 10篇 |
2002年 | 6篇 |
2001年 | 8篇 |
2000年 | 2篇 |
1999年 | 4篇 |
1998年 | 1篇 |
1997年 | 1篇 |
1996年 | 1篇 |
1995年 | 1篇 |
排序方式: 共有226条查询结果,搜索用时 15 毫秒
51.
随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路的影响越来越大,并可能使得电路在运行时失效.为此提出一种面向受害线上最大串扰噪声的测试生成方法,该方法基于多串扰脉冲故障模型,能够有效地模型化故障并生成合适的向量.为了能够激活尽可能多的侵略线以造成受害线上的最大脉冲噪声,首先将测试生成问题转化为一个加权的最大可满足问题,再使用解题器求解,以得到测试向量;此外,将子通路约束加入到可满足问题的描述之中,以保证所有被激活的侵略线能够同时跳变.针对ISCAS89电路的实验结果显示,文中方法适用于较大规模电路的串扰噪声测试,并且具有可接受的运行时间. 相似文献
52.
利用多壁碳纳米管(MWCNTs)和铁尾矿对水泥基复合材料进行改性,研究MWCNTs和铁尾矿单掺和复掺及其掺量对水泥基材料力学、电学、热学以及电磁吸波性能的影响。结果表明:0.05%掺量的MWCNTs有效增强了水泥基的力学性能;铁尾矿的掺入对水泥基材料的力学性能起到削弱作用;MWCNTs和铁尾矿的掺入都使得水泥基材料电阻率下降,相对铁尾矿来说,MWCNTs掺量变化对电阻率、升温效果的影响更大;在3~4 GHz电磁波频率范围内,MWCNTs掺量为0.05%和0.5%的材料其电磁吸波性能较好;在4~5 GHz电磁波频率范围内,铁尾矿掺量为10%和30%的材料其电磁吸波性能较好;在3~5 GHz电磁波频率范围内,MWCNTs与铁尾矿复掺的材料有较好的电磁吸波性能。 相似文献
53.
54.
55.
可测试性设计技术在一款通用CPU芯片中的应用 总被引:3,自引:0,他引:3
可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。 相似文献
56.
先进集成电路工艺下,时延测试是数字电路测试的一项重要内容。各种时延偏差来源如小时延缺陷、工艺偏差、
串扰、电源噪声、老化效应等,影响着电路的额定时钟频率,是时延测试中需要考虑的因素。文章在介绍电路时延偏差
问题的各种来源的基础上,给出了针对不同的时延偏差问题所涉及的分析、建模、测试生成与电路设计等关键技术。进
一步介绍了中国科学院计算技术研究所近年来在考虑时延偏差的数字电路时延测试方面所做的研究工作,包括:考虑串
扰/电源噪声的时延测试、基于统计定时分析的测试通路选择、片上时延测量、超速测试、测试优化、在线时序检测等方
面。文章最后对数字电路时延测试技术的发展趋势进行了总结。 相似文献
57.
超深亚微米工艺下,线间串扰是导致电路故障的主要原因之一。尽管可能导致故障的线间串扰的数量巨大,但真正会引起故障的线间串扰却相对较少。因此,如果能在对电路验证或测试前进行静态定时分析,找出那些导致电路故障的线间串扰,则可以有效提高测试生成效率,并降低测试成本。基于此目的,文章在静态定时分析中引入对线间串扰 扰现象的分析,在线时延模型的基础上使用重叠跳变对故障模型,只需要求出与最长通路的重叠跳变对即可。在对ISCAS89基准电路的实验中,各电路需要测试的串扰数平均减少至10%以下。相对于已发表的实验结果,本文的实验结果具有较高的CPU效率。 相似文献
58.
为了提高基于SRAM的FPGA(SFPGA)上的容软错误能力,提出了一种基于软错误率(soft error rate,SER)评估的装箱算法SER-Tvpack.通过结合软错误率的两个组成部分错误传播率(error propagation probability,EPP)和节点错误率(node error rate,NER),得到软错误评估标准SER的估算值,并将该值作为可靠性因子加入到代价函数中指导装箱过程,以减少装箱后可编程逻辑块(configuration logic block,CLB)之间互连的软错误率,从而提高设计的可靠性.对20个MCNC基准电路(最大基准电路集)进行实验,结果表明,与基准时序装箱算法T-Vpack及已有的容错装箱算法FTvpack相比较,软故障率分别减少了14.5%和4.11%.而且,与F-Tvpack比较,在仅增加0.04%的面积开销下,减少了2.31%的关键路径的时延,提供了较好的时序性能. 相似文献
59.
霍洛台Ⅰ区南铜钼矿床位于大兴安岭中北段的铁、铜、金、钼、钨成矿区(带)上,其成矿阶段由早至晚分为4个阶段:磁铁矿-石英-钾长石阶段(Ⅰ)、石英-辉钼矿阶段(Ⅱ)、石英-多金属硫化物阶段(Ⅲ)、石英-萤石-方解石阶段(Ⅳ)。石英-辉钼矿阶段与石英-多金属硫化物阶段为主要成矿阶段。流体包裹体类型有含CO_2三相包裹体(C型)、含子矿物包裹体(S型)、富气相包裹体(V型)、富液相包裹体(L型)。成矿流体总体属于高盐度的H_2O-NaCl-CO_2体系。该矿床中的辉钼矿主要发育在钾硅化带中,形成于早阶段高温、高盐度流体环境;黄铜矿等金属硫化物主要发育于绢英岩化带中,形成于中温富液相流体环境。辉钼矿的沉淀主要与沸腾作用和温度降低有关,黄铜矿等金属硫化物的沉淀主要由温度降低和大气水混合所致。综合分析认为,霍洛台Ⅰ区南铜钼矿床为典型的斑岩型矿床。 相似文献
60.
针对环形振荡器物理不可克隆函数均匀性与独特性不够理想的问题,提出一种可调可重构的环形振荡器物理不可克隆函数设计.该设计包含可重构环形振荡器模块、整合器模块和裁决器模块.可重构环形振荡器模块由多个独立且具有相同设计的可重构环形振荡器-计数器组构成,芯片各部分的工艺偏差由计数器的数值反映;整合器模块通过将多个计数器数值进行... 相似文献