有机小分子掺杂的聚合物发光二极管电致发光及其发射机制

在新型空穴传输聚合物聚TPD(PTPD)中掺杂电子传输有机小分子荧光染料Rubrene制成薄膜器件.考察了影响聚合物掺杂小分子薄膜器件发光性能的因素.实验表明,通过在器件中掺杂,可以控制器件所发光的颜色.研究了PTPD掺杂Rubrene分子薄膜的电致发光光谱和光致发光光谱.由实验可知.在光致发光中存在从PTPD向Rubrene的能量传递和电荷转移,而电致发光则存在从PTPD向Rubrene的能量传递和Rubrene分子对载流子的俘获.即掺杂器件的发射机制为载流子陷阱和Forster能量转换过程的共同作用.     

ZnO陶瓷靶制备及其薄膜 RF溅射工艺研究

利用固相反应制备了直径为70mm,厚度为10-15mm高质量掺杂Li2CO2的ZnO陶瓷靶材,实验了不同摩尔浓度的Li+掺杂对靶材性能的影响,确定了最佳Li+掺杂量为2．2mol％,同时通过在不同温度烧结实验、不同成型压力实验确定了ZnO靶材制备的最佳工艺,并采用所制备的ZnO-Li2.2％陶瓷靶和RF(射频磁控)技术在Si(100)、玻璃(载玻片)、及Pt(111)／Ti／SiO2／Si(100)基片上制备出高度c轴(002)择优取向的ZnO薄膜,其绝缘电阻率ρ为4．12×108Ω·cm,达到了声表面波器件(SAW)的使用要求．     

BaTiO3-Nb2O5-Ni2O3三元系统的介电性能研究

对三元系统BaTiO3-Nb2O5-Ni2O3的微结构和介电性能进行了研究．XRD分析表明Nb2O5／Ni2O3协同掺杂的BaTiO3陶瓷为赝立方相结构；在掺杂1．0mol％Ni的BaTiO3中，Nb的固溶度〈4．0mol％．SEM观察表明，随Nb掺杂量的增加，BaTiO3陶瓷的晶粒尺寸先增大后减小．BaTiO3陶瓷的室温介电常数、介质损耗，以及在低温端和高温端的电容变化率都随Nb含量的增加而先增大后减小．DSC测量表明，Nb掺杂使BaTiO3陶瓷的居里温度向高温方向移动．该系统瓷料介电性质的变化与材料的晶粒尺寸以及掺杂剂导致的相变温度的移动密切相关．本实验在BaTiO3-Nb2O5-Ni2O3系统中开发出了新型的X8R材料，这种材料很有希望用于制备大容量X8R多层陶瓷电容器．     

流镀镍基多元非晶态合金的试验研究

研究了流镀条件下通过不同添加剂而形成的镍基多元非晶态合金镀层。分忻了电解液组分、电流密度和流速等参数对镀层成分的影响及其与非晶态结构的关系。由形貌分析推测了镀层生长过程并提出界面结合模型。     

一种超低比导通电阻的L型栅漏极LDMOS

提出了一种具有超低比导通电阻的L型栅漏极LDMOS器件。该器件在两个氧化槽中分别制作L型多晶硅槽栅。漏极n型重掺杂区向下延伸,与衬底表面重掺杂的n型埋层相接形成L型漏极。L型栅极不仅可以降低导通电阻,还具有纵向栅场板的特性,可有效改善表面电场分布,提高击穿电压。L型漏极为电流提供了低阻通路,降低了导通电阻。另外,氧化槽折叠漂移区使得在相同耐压下元胞尺寸及导通电阻减小。二维数值模拟软件分析表明,在漂移区长度为0.9 μm时,器件耐压达到83 V,比导通电阻仅为0.13 mΩ·cm²。     

PZT薄膜反提拉生长的PbO挥发与退火条件研究

通过一新的溶胶-凝胶工艺:反提拉涂膜方法,在Si(100)和Pt(111)/Ti/SiO2/Si(100)基片上制备了PZT(Zr/Ti=52/48)铁电薄膜,并研究了退火工艺及其PbO的挥发对薄膜微结构、表面形貌、取向、及铁电性能的影响.本文首次提出并应用反提拉涂膜技术制备了PZT薄膜,此技术相对于传统的溶胶-凝胶工艺具有以下几方面的优点:操作控制简单方便、成本低、原料利用率高、无污染等.研究发现PZT薄膜通过增加PT晶种层后可以抑制PbO的挥发,同时薄膜呈现较强的(110)取向;在薄膜的退火处理过程中还发现氧气氛有助于降低PbO的挥发、促进晶粒的长大和降低钙钛矿的晶化温度,在氧气氛中退火的PZT薄膜显示了很好的铁电性能,其剩余极化强度明显增大而矫顽场只有极小的增加.     

反提拉Sol-Gel法制备PZT薄膜及热处理工艺对薄膜性能结构影响的研究

通过醋酸铅、硝酸锆、钛酸丁酯分别制备独立稳定的前驱单体,采用Sol-Gel反提拉涂膜技术在基片Pt/Ti/SiO2/Si上制备PZT铁电薄膜.本文讨论了制备工艺对薄膜质量的影响,比较了在不同的退火速率,退火温度及退火气氛工艺中,制备的PZT铁电薄膜结构、性能的差异,并对其形成原因进行了分析.     

CMOS电路结构中的闩锁效应及其防止措施研究

CMOS Scaling理论下器件特征尺寸越来越小,这使得CMOS电路结构中的闩锁效应日益突出。闩锁是CMOS电路结构所固有的寄生效应,这种寄生的双极晶体管一旦被外界条件触发,会在电源与地之间形成大电流通路,导致器件失效。首先分析了CMOS电路结构中效应的产生机理及其触发方式,得到了避免闩锁效应的条件。然后通过对这些条件进行分析,从版图、工艺等方面考虑如何抑制闩锁效应。最后介绍了几种抑制闩锁效应关键技术方案。