全文获取类型
收费全文 | 87篇 |
免费 | 10篇 |
国内免费 | 19篇 |
专业分类
电工技术 | 45篇 |
综合类 | 11篇 |
化学工业 | 3篇 |
金属工艺 | 1篇 |
机械仪表 | 3篇 |
建筑科学 | 1篇 |
无线电 | 33篇 |
一般工业技术 | 3篇 |
自动化技术 | 16篇 |
出版年
2023年 | 1篇 |
2022年 | 1篇 |
2021年 | 2篇 |
2019年 | 2篇 |
2018年 | 3篇 |
2016年 | 2篇 |
2015年 | 3篇 |
2014年 | 3篇 |
2013年 | 3篇 |
2012年 | 3篇 |
2011年 | 5篇 |
2010年 | 7篇 |
2008年 | 4篇 |
2007年 | 10篇 |
2006年 | 13篇 |
2005年 | 12篇 |
2004年 | 6篇 |
2003年 | 5篇 |
2002年 | 5篇 |
2001年 | 4篇 |
2000年 | 3篇 |
1999年 | 6篇 |
1998年 | 4篇 |
1997年 | 6篇 |
1995年 | 2篇 |
1990年 | 1篇 |
排序方式: 共有116条查询结果,搜索用时 15 毫秒
101.
基于FPGA的32位浮点FFT处理器的设计 总被引:5,自引:3,他引:5
介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。 相似文献
102.
针对雷达测量系统中的信号处理,探讨了采用现场可编程门阵列(FPGA)的全数字化处理方案.重点研究数据采集、实时压缩编码和数据传输的方法及过程.该文详细论述了基于FPGA的单板信号处理机的模块化设计及实现,并通过仿真和测试验证了设计的正确性.结果表明,该信号处理机具有体积小、重量轻、功耗低、可靠性高等优点. 相似文献
103.
针对SoC设计中的IP核复用问题提出了一种基于平台的解决办法。传统方法是将特定功能模块的非标准接口标准化为AHB主/从设备接口,但是这种方法设计效率较低,不便将模块有效地嵌入SoC平台。新的方法是基于ARMSoC通用平台设计寄存器总线标准接口,这种设计使整个系统的结构清晰,设计好的寄存器总线接口可增强系统的通用性,增强了系统中功能模块的可移植性。 相似文献
104.
利用高速响应可控消弧线圈测量配网电容电流 总被引:4,自引:2,他引:4
在用晶闸管高速控制的消弧线圈电路中 ,可用“远离谐振法”测量配网电容电流 ,为此需要平滑地调节控制角 ,以使中性点位移电压达到不对称电压的 4~ 5倍。为了得到精确的计算结果 ,还需引入考虑谐波电流影响的修正系数 ,推导出了后者的计算公式和列出了相应的曲线。 相似文献
105.
106.
介绍了高速响应可控电抗器的工作原理,推导了选择主要参数的计算公式,叙述了显著降低铁芯损耗的方法,最后指出了这种新型装置广阔的使用领域和发展前景. 相似文献
107.
ASIC Design of Floating-Point FFT Processor 总被引:2,自引:0,他引:2
An application specific integrated circuit (ASIC) design of a 1024 points floating-point fast Fourier transform(FFT) processor is presented. It can satisfy the requirement of high accuracy FFT result in related fields. Several novel design techniques for floating-point adder and multiplier are introduced in detail to enhance the speed of the system. At the same time, the power consumption is decreased. The hardware area is effectively reduced as an improved butterfly processor is developed. There is a substantial increase in the performance of the design since a pipelined architecture is adopted, and very large scale integrated (VLSI) is easy to realize due to the regularity. A result of validation using field programmable gate array (FPGA) is shown at the end. When the system clock is set to 50 MHz, 204.8 μs is needed to complete the operation of FFT computation. 相似文献
108.
介绍了一种电抗器的五种线接线方式,它可使未换位线路差别很大的相间电容恢复平衡,满足精确的静电补偿需要,有利于潜供电弧的顺利熄灭。 相似文献
109.
110.