Positive interpolation with rational quadratic splines

A necessary and sufficient criterion is presented under which the property of positivity carry over from the data set to rational quadratic spline interpolants. The criterion can always be satisfied if the occuring parameters are properly chosen.     

高温对冶金窑窑体的影响

针对冶金回转窑窑体在高温下产生的失效进行数值分析，并在此基础上对冶金窑窑体的设计方法进行修正。     

位置控制器与通用变频器APC系统

在每一周期的开始时的速度值V1预设定到传动装置上进行速度预控制，同时，反馈回来的实际值Sj与S1进行比较计算，得出当时偏差值△S，此偏差值△S乘以比例系数Ksp，得到Vk叠加在Vt上，得出传动装置应具有的速度控制信号V，然后V经速度／电压变换和D／A转换向传动系统的速度控制发出控制信号Uα控制执行机构的定位。调节Ksp的值使系统无超调无振荡。     

Decision support for AIDS control programmes in Eastern Africa

The Acquired Immune Deficiency Syndrome (AIDS) constitutes the worst hazard to health care systems in Eastern Africa. Misallocation of scarce resources of AIDS Control Programmes will unavoidably lead to additional infections and casualties. The following paper discusses a system dynamics model which allows to assess the impact of different interventions on a pattern population in Eastern Africa. It becomes obvious that short- and long-term consequences of these programmes differ significantly. The optimal allocation of resources, therefore, is highly complex and calls for decision support systems to sustain AIDS control programmes.     

丙酮低压一步法合成甲基异丁基酮催化剂体系研究进展

对丙酮低压一步法合成甲基异丁基酮所需要的催化剂体系及反失活机理进行了详尽的综述，并对近年来的研究工作进行了系统地分析与比较，提出了未来的研究方向。     

全国环境天然贯穿辐射水平调查研究（1983—1990年）

本文主要报道1983—1990年间国家环保局组织的、以摸清环境天然陆地γ辐射现状水平和分布为主要目的的中国环境天然贯穿辐射水平调查的方法及其结果。在全国基本以25×25km网格均匀布点,并在核企业、伴生矿和可能存在人工污染源等地的周围加密布点;共布设网格点14762个(其中25×25 km 和50×50 km 的网格点共8805个),各类加密点计14112个,总计测点数为28874个。由8805个网格点的调查结果统计而得的主要结果为:(1)原野γ辐射剂量率(均指离地面1 m 高处空气吸收剂量率,下同)范围为(2.4—340.8)nGy/h,按面积和人口加权的均值(±单次测量标准差)分别为62.8(±31.2)和62.1(±27.4)nGy/h。(2)道路γ辐射剂量率范围为(3.0—399.1)nGy/h,按点平均值和标准差分别为61.8和21.5nGy/h;道路与原野γ辐射剂量率比值的平均值为0.98。(3)室内γ辐射剂量率范围为(11.0—418.5)nGy/h,按人口加权均值和标准差分别为99.1和36.4nGy/h;室内与原野的γ辐射剂量率比值的平均值为1.64。(4)宇宙射线剂量率(不包括中子贡献),室外范围为(26.7—189.3)nGy/h,按点和按人口加权均值(±单次测量标准差)分别为39.9(±6.5)和32.5(±3.6)nGy/h;室内的范围为(10.0—165.8)nGy/h,按点和按人口加权均值(±单次测量标准差)分别为35.4(±5.3)和28     

VHDL逻辑综合及FPGA实现

运用ＶＨＤＬ语言描述了一个１２×１２位的高速补码阵列乘法器。重点是运用ＶＨＤＬ逻辑综合优化该乘法器，并进行了乘法器的ＸｉｌｉｎｘＦＰＧＡ实现、功能仿真和时序仿真。经选用ＸＣ４００５ＰＣ－８４－４芯片进行验证，证明了其正确性