基于简单常见模式编码(S-FPC)的压缩Cache层次设计

本文基于简单常见模式压缩编码设计了一种新颖的片内压缩Cache层次结构。在该结构中,L1数据Cache和L2Cache都以压缩格式保存数据,但具有不同的布局。其中,L1数据Cache的布局能触发部分Cache行预取,同时又能避免普通预取技术可能导致的Cache污染增加以及带宽浪费的现象,而且没有预取缓冲开销。实验结果表明,与传统Cache结构相比,本文的设计方案可以显著增加L1数据Cache和L2Cache的有效容量,并且不会增加L1数据Cache的访存延迟,对L1数据Cache平均能增加33％的有效容量,减少L1数据Cachhe失效率达21％,程序执行速度提高了13％。     

K-ary N-cube网络中的维度气泡流控与无死锁完全自适应路由

利用虚跨步切换技术中消息的依存关系只与相邻缓冲区队列相关的特点,设计了一种称为维度气泡流控（DBFC）的新型流控策略.该流控策略建立在虚跨步（VCT）切换和信约流控机制之上,通过分析端口信约值和路由信息实现点点间的流控.在无边带k-ary n -cube网络中,如果采用DBFC流控策略,即使网络中存在环相关,设计的自适应维度气泡路由（ADBR）算法仍可实现无死锁的最短距离的路由.对于以上结论,文中提供了详细的证明.最后,通过修改模拟工具RSIM的网络模拟器--NETSIM的代码,实现了DBFC流控策略和ADBR算法.模拟结果显示,ADBR算法在性能上比常用的维序路由优越,在报文延迟上有近17.5%的降低.     

一种抗DPA攻击的双轨信号平行布线方法

双轨预充电逻辑是一种有效的差分功耗分析(DPA)攻击防护技术,其需要解决的关键问题在于必须保证互补的双轨信号线具有对称的电容负载.本文提出了一种双轨信号布线方法,能够基于商用的布局布线EDA工具实现双轨信号的平行布线,从而实现电容负载对称的目的.本方法首先利用EDA工具在奇数个布线轨道中对单轨网表进行布线,然后将信号线...     

一种需求驱动的缓冲区溢出检测算法

本文提出一种流敏感的静态检测算法。通过需求驱动的控制流分析和数据流分析,建立内存访问语句和函数调用语句发生溢出的线性约束,从而将缓冲区溢出的检测问题转换为线性约束求解问题。我们实现了该算法的原型,实验表明,该原型可以准确而高效地发现实际程序中的缓冲区溢出漏洞。     

片上多核Cache资源管理机制研究

随着片上多核成为处理器发展的主流和片上Cache资源的持续增长,Cache资源的管理已成为片上多核的关键问题。介绍了片上多核Cache资源管理的研究进展,依据研究内容将Cache资源的管理分为Cache划分和Cache共享两类。对Cache划分,探讨了其主要组成部分和一般形式,分析和比较了典型的片上多核Cache划分机制。对Cache共享,给出了其主要研究内容,并介绍和比较了几种主流的片上多核Cache共享机制。通过分析,认为软硬件协同管理的页划分应是未来片上多核Cache划分机制的研究重点;而片上多核Cache共享机制的研究则应从目标应用的Cache行为特征着手。     

一种低开销的异构可变相联度二级Cache结构

V-Way Cache结构利用存储访问在组之间分布的不均匀性,根据需求动态调整组相联度,具有比传统Cache结构更有效的资源利用率。然而,V-Way Cache结构组相联度调整以增大Tag阵列容量为代价,增加了面积、功耗等开销,且Tag阵列利用率不高。对V-Way Cache结构进行优化,提出一种低开销的异构可变相联度Cache结构HV-Way Cache。HV-Way Cache采用异构Tag阵列组织,通过允许多个组共享Tag项资源以缩减Tag路容量;Tag项替换信息以组为单位组织,挑选最久没有被使用的项作为被替换项。使用Cacti和Simics模拟器进行模拟实验,结果表明HV-Way Cache结构能以很少的性能损失实现面积、功耗开销的极大降低。     

Pentium系统采用SSRAM／SDRAM存储器的性能分析

ＳＤＲＡＭ，ＳＳＲＡＭ对于平衡存储器和ＣＰＵ的带宽，实现主存的猝发访问，提高系统性能价格比有重要意义，本文基于Ｐｅｎｔｉｕｍ处理器，讨论了高速缓存和主存采用ＳＳＲＡＭ，ＳＤＲＡＭ的不同系统实现方法及相对性能，不同的系统实现就是在性能，价格和设计复杂性之间的取舍，此分析同样适用于任何嵌入式一级高速缓存的处
处理器。     

路由器Cache对多处理器系统性能的影响

在多处理器计算机系统中，Cache一致性是一个十分重要的问题，对多处理器系统的性能有很大的影响，在多处理器系统中加入路由器Cache可以有效地减少系统远程访问延时 ，提高系统有效带宽，本文提出了路由器Cache的一种组织方式，并对其性能作了模拟和分析。     

一种基于多种资源的负载平衡算法的设计与模拟

系统资源的有效利用是集群系统的关键问题，负载平衡是实现资源有效利用的重要手段。本文中，我们提出了一种基于资源使用率和向量负载指数的、采用进程迁移机制的负载平衡算法，并通过踪迹驱动的方法进行了大量的模拟和分析。     

2～5GHz 0.18μm CMOS宽带低噪声放大器设计

本文设计实现了一个2～5GHz的两级CMOS低噪声放大器(LNA),可应用在超宽带的下半频段(3.1～5GHz)。LNA由两级组成,第一级是一个共栅级,保持良好的线性度并完成较好的输入匹配;第二级是一个共源级堆叠一个电流源,在保持低噪声系数的同时降低功耗。通过级联共栅和共源结构进行增益补偿,所设计的LNA具有近似恒定的增益和噪声系数。采用0.18μm CMOS工艺实现后,模拟结果表明,增益和噪声系数在2～5GHz频率范围内分别为11.5dB和5.1dB,输入反射系数低于-22dB。在4GHz时,模拟得到的三阶交调点为-10dBm。在1.8V电源电压下,LNA的功耗约为11mW。