K-ary N-cube网络中的维度气泡流控与无死锁完全自适应路由

利用虚跨步切换技术中消息的依存关系只与相邻缓冲区队列相关的特点,设计了一种称为维度气泡流控（DBFC）的新型流控策略.该流控策略建立在虚跨步（VCT）切换和信约流控机制之上,通过分析端口信约值和路由信息实现点点间的流控.在无边带k-ary n -cube网络中,如果采用DBFC流控策略,即使网络中存在环相关,设计的自适应维度气泡路由（ADBR）算法仍可实现无死锁的最短距离的路由.对于以上结论,文中提供了详细的证明.最后,通过修改模拟工具RSIM的网络模拟器--NETSIM的代码,实现了DBFC流控策略和ADBR算法.模拟结果显示,ADBR算法在性能上比常用的维序路由优越,在报文延迟上有近17.5%的降低.     

一种低开销的异构可变相联度二级Cache结构

V-Way Cache结构利用存储访问在组之间分布的不均匀性,根据需求动态调整组相联度,具有比传统Cache结构更有效的资源利用率。然而,V-Way Cache结构组相联度调整以增大Tag阵列容量为代价,增加了面积、功耗等开销,且Tag阵列利用率不高。对V-Way Cache结构进行优化,提出一种低开销的异构可变相联度Cache结构HV-Way Cache。HV-Way Cache采用异构Tag阵列组织,通过允许多个组共享Tag项资源以缩减Tag路容量;Tag项替换信息以组为单位组织,挑选最久没有被使用的项作为被替换项。使用Cacti和Simics模拟器进行模拟实验,结果表明HV-Way Cache结构能以很少的性能损失实现面积、功耗开销的极大降低。     

平方根迭代算法及其初值选择

本文研究了平方根迭代算法,提出了选择最佳迭代初值的标准,并导出了计算公式。结合CRAY-1机的特点,对其SQRT标子的计算方案进行了改进,使计算速度提高15％～35％。     

一种三级寻址可变结构向量寄存器的初步探讨

本文针对巨型计算机中设置面向多条流水线功能部件的大容量的程序可编址的向量寄存器的情况,提出了一种三级寻址可变结构向量寄存器的设计思想,讨论了在设计中确定参数(n,m,1)时需考虑的因素:并给出了可用于实际的两个例子。用三级寻址可变结构向量寄存器的设计思想设置向量寄存器,其寄存器的个数和向量处理的长度是可变的,不同的向量长度确定不同的向量寄存器结构。改变向量长度只需给出相应的参数,向量寄存器的结构则自动跟随变化。例如向量寄存器的总容量为8192字时,若向量长度分别确定为32,64,128,256,512,1024时。则其可用的向量寄存器个数相应为256,128,64,32,16,8,并且其结构可以动态地组合,因而使用起来灵活方便。用三级寻址可变结构向量寄存器的设计思想来设计向量寄存器,非常适宜于采用大容量的RAM组件,并且设计的向量寄存器具有总容量大,程序可编址的寄存器个数可以足够多(如256个)及一条指令可处理的向量长度可以较长(如1024)等特点。若将其与常规的两级寻址固定结构的向量寄存器相比,则具有器材省、体积小、成本低、效率高的优点。     

系统域网络总线接口实现技术

本文介绍了一个基于硬件虚拟接口结构的系统域网络（HVIA-Net)接口的逻辑实现，提出了基于硬缓冲的PCI接口实现技术和超长突发技术，并给出了模拟性能。     

指令cache体系结构级功耗控制策略研究

 随着工艺尺寸缩小及处理器频率提高,功耗问题已成为当代微处理器设计面临的主要挑战.传统的指令cache(I-Cache)功耗控制策略一般只单独降低指令cache的动态或者静态功耗.提出的两种改进的功耗控制策略,基于昏睡指令cache体系结构,能够更有效地同时降低指令cache的动态和静态功耗.一种称作"使用双预测端口路预测器的多路路预测策略",另一种称作"基于分阶段访问cache的按需唤醒预测策略",分别用于处理器前端流水线级数保持不变和可以增加额外前端流水线级数两种情形.实验结果表明:与传统的策略相比,提出的两种策略具有更优的能量效率,可以在不显著影响处理器性能的前提下,更有效地降低指令cache和处理器的功耗.     

推测执行中值预测与指令重用技术的研究与分析

值预测和指令重用是通过开发程序执行结果的冗余来解决数据相关的两种不同的新技术。本文首先从这两种新技术的原理出发,深入剖析了它们的技术特性,然后研究了它们与微体系结构其它特征间的相互影响,最后评估了这些技术对微处理器性能的影响。     

IA-64的并行架构及其寄存器文件

同时多线程能在同一时钟周期执行不同线程的指令,并且指令级并行和线程级并行。显式并行指令计算关注于编译器和硬件的相互协作。寄存器文件的设计在高性能处理器设计中十分重要,寄存器栈和寄存器栈引擎是提高其性能的重要手段。该文设计和实现一套并行环境,其中包括并行编译器OpenUH和基于IA-64的同时多线程体系结构EDSMT,实验表明,该并行架构适用于大多数并行应用,针对NAS的并行测试程序,该架构相对于SMTSIM平均有12.48%的性能提升。     

基于压缩存储系统的研究

存储系统压缩能充分利用片上晶体管,扩大cache容量,减少功耗,隐藏较长的存储延时,进而给系统性能带来较大提升。本文首先介绍了现阶段几种主流的压缩算法和压缩存储系统结构,并说明其各自的特点以及目前的状况,而后对压缩存储系统的发展趋势进行了分析。     

YH-2算法a^x,logax,x^y函数的算法设计

本文讨论了ＹＨ－２机中２＾Ａ、ｌｏｇ２ｘ两条辅助指令的设计，研究了基于初值的ａ＾ｘ、ｌｏｇａｘ、ｘ＾ｙ的算法设计和误差分析。