基于BP神经网络算法的结构振动模态模糊控制

为了更合理、方便地控制土木工程结构地震动力反应,提出基于反向传播(back propagation, BP)神经网络的结构振动模态模糊控制算法。以结构地震动力反应数据训练神经网络建立结构分析模型,以时域模态坐标作为被控变量,实现系统降阶,使建立模态模糊控制规则所需要的模糊推理数量处于可接受范围内,并以体系能量最小作为控制目标制定控制规则。建立结构动力反应模糊控制数值模型,根据计算地震动力反应评价所提出算法的减震效果。结果表明:经过训练的BP神经网络可以准确地预测结构的地震动力反应,并可以据此建立模糊控制规则。仅对结构第一阶振型采用模态模糊控制就能达到满意的减震效果。采用主动质量驱动(active mass driver, AMD)最优控制力幅作为各楼层控制力的论域时,模态模糊控制减震效果与其存在差距;增大控制力的论域,可以得到更好的减震效果。     

基于J2EE平台的某电子军务应用系统

介绍了J2EE的四层结构,分析了某电子军务应用系统的结构和功能,详细阐述了系统中军事训练考核分系统设计和开发过程,着重对系统安全进行了分析和设计,最后对电子军务应用系统平台的发展趋势进行了说明。     

包装工程专业导论课程教学改革探索

为解决包装工程专业新生对于所学专业认知不足等问题,提出以8个模块:智能包装技术,功能包装材料技术,印刷电子技术,运输包装发展前沿、包装结构创新设计,包装装潢设计与作品赏析,包装结构优化设计与仿真分析和大学生创新创业设计的授课方式,使学生对包装工程专业的核心课程体系和包装行业的未来发展有一个整体的了解,明确学习目标和努力...     

材料与化工专硕研究生实践能力培养模式研究

基于材料与化工专业研究生实践能力培养过程中存在的课程体系不合理、教学手段单一、忽视企业实践、忽视科创竞赛以及考核方式单一等问题,提出了"五位一体"式创新培养模式,包括优化课程体系、丰富教学手段、重视企业实践、重视科创竞赛以及加强过程考核等方面,并分别进行了阐述.     

包装印刷课程实验教学改革初探

归纳了包装印刷课程实验教学中存在的问题和不足,提出了该课程实验教学改革的措施和建议.内容包括：充分重视实验教学,大力创新实验内容;改革实验教学形式,培养学生创新能力;探索全新高效的实验成绩考核评价体系等.     

分离靶电弧离子镀制备TiN/TiAlN多层薄膜的微观结构和力学性能(英文)

采用分离靶电弧离子镀制备TiN/TiAlN多层薄膜。为了减少大颗粒的不利影响,利用直线型磁过滤方法来减少低熔点铝靶产生的大颗粒。结果表明,没有过滤的钛靶和磁过滤的铝靶等离子体到达基体的输出量在相同的数量级,同时,采用该方法制备的薄膜中的大颗粒数目是文献中报道的合金靶制备的薄膜大颗粒数目的1/10～1/3。Al元素的添加引起薄膜在(200)晶面的峰值降低,而在(111)和(220)晶面的峰值增强。TiN/TiAlN多层薄膜的最大硬度为HV2495,薄膜的硬度增强符合混合法则,结合力达75 N。     

直流偏压对铝合金表面高功率脉冲磁控溅射沉积钒薄膜耐蚀性的影响

采用高功率脉冲磁控溅射(HPPMS)法,在工业纯铝基体上生长得到V薄膜,研究不同直流偏压对薄膜相结构、形貌及不同温度处理对耐蚀性的影响。结果表明,薄膜相结构为单一的V(111)相。薄膜表面光滑、平整,且随偏压的增大,薄膜表面粗糙度先减小后增大,最小仅为0.488nm。薄膜沉积过程中离子吸引效应和溅射效应的竞争导致薄膜沉积速率随着偏压的增大先减小后增大。20℃时镀V薄膜样品在偏压为-100V时耐蚀性最佳,其腐蚀电位比基体提高了0.425V,腐蚀电流下降了2个数量级以上。镀V薄膜样品经过200和300℃加热处理后,其耐蚀性提高,但是与基体相比,经200℃处理后的镀V薄膜样品腐蚀电流最大降低了1个数量级,而经300℃处理后的镀V薄膜样品耐蚀性与基体相比提高并不明显。     

高离化率电-磁场协同增强HiPIMS高速沉积特性

为了使高功率脉冲磁控溅射(HiPIMS)技术在保持高离化率的条件下实现HiPIMS高速沉积过程,采用电场与磁场双外场协同作用改善HiPIMS放电与沉积特性.研究了电-磁场协同增强HiPIMS((E-MF)HiPIMS)和常规HiPIMS制备钒膜时的基体离子电流密度、发射光谱、钒膜表面形貌及表面粗糙度、截面形貌及沉积速率...     

一种基于队列线性等待的HSDPA分组调度算法

文中主要研究了适合TD-SCDMA增强技术HSDPA的分组调度算法,针对QoS要求不高的非实时业务的正比公平调度算法的比例关系,提出了一种适合非实时业务的简单的基于队列线性等待的HSDPA分组调度算法。通过仿真分析可知,该算法具有可行性,且比正比公平算法有着更好一些的性能。     

改进的大规模集成电路测试方法

为了提高大规模集成电路可测性设计（Design For Test,DFT）的故障覆盖率,减少测试时间,通过分析自我测试（Self-Testing Using MISR and Parallel SRSG,STUMPS）方法中的测试机制,找出了其测试效果不理想的原因,提出了改进型的大规模集成电路的测试方法,用C语言编写了故障模拟程序,并且在ISCAS’85标准测试电路上进行了验证。