H2SO4中硫脲作用于纯铁电极的腐蚀电化学特征

用缓蚀剂对电极过程的作用系数分析了硫脲对Fe在H2SO4中腐蚀作用的影响。结果表明,在硫脲浓度极稀时,腐蚀控制由阴极和阳极作用系数共同决定,腐蚀电流随缓蚀剂浓度的升高而增大。在主要的抑制浓度区里,硫脲对Fe的腐蚀控制是由对阴极的作用系数决定的。     

TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件的模拟研究

对0．25μm TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件进行了模拟研究。由于TiN栅具有中间禁带功函数，在低的工作电压下，NMOS和PMOS的阈值电压都得到了优化。随硅膜厚度的减小，釆用源漏抬高结构，减小了源漏串联电阻。采用抬高源漏结构的NMOS和PMOS，其饱和电流分别提高了36％和41％。由于采用源漏抬高能进一步降低硅膜厚度，短沟道效应也得到了抑制．     

全耗尽CMOS/SOI工艺

对全耗尽CMOS/SOI工艺进行了研究,成功地开发出成套全耗尽 CMOS/SOI抗辐照工艺.其关键工艺技术包括:氮化H2-O2合成薄栅氧、双栅和注Ge硅化物等技术.经过工艺投片,获得性能良好的抗辐照CMOS/SOI器件和电路(包括101级环振、2000门门海阵列等),其中,nMOS:Vt=0.7V,Vds=4.5～5.2V,μeff=465cm2/(V*s),pMOS:Vt=-0.8V,Vds=-5～-6.3V,μeff=264cm2/(V*s).当工作电压为5V时,0.8μm环振单级延迟为45ps.     

辐照对SOI NMOS寄生双极晶体管的影响。

在埋氧化层厚度不同的SIMOX衬底上制备了H型栅结构器件。经过总剂量辐照后,器件的正栅亚阈值特性无明显变化,背栅亚阈值特性发生平移,但均未发生漏电,说明其抗辐照性能超过1E6rad(Si)。辐照后器件的寄生双极晶体管增益有所增大,并且与背栅阈值电压的变化趋势相似,可能是由于埋氧化层中的正电荷积累使体区电位升高,提高了发射极的发射效率。     

采用非对称结构和注Ge的部分耗尽SOI nMOSFET的浮体效应

研究了一种采用非对称结构和注Ge的部分耗尽0.8μm SOI nMOSFET的浮体效应,实验结果表明这种结构能够提高漏端击穿电压约1V,减轻反常亚阈值斜率和kink现象.浮体效应的减少是由于源区的浅结和注Ge 引入的晶体缺陷减少了寄生的横向npn晶体管的电流增益.     

栅极触发PDSOI CMOS闩锁效应研究

测试了不同静态栅极触发电压(输入电压)下诱发CMOS闩锁效应需要的电源电压和输出电压(即将闩锁时的输出电压),发现静态栅极触发CMOS闩锁效应存在触发电流限制和维持电压限制两种闩锁触发限制模式,并且此栅极触发电压.输出电压曲线是动态栅极触发CMOS闩锁效应敏感区域与非敏感区域的分界线.通过改变输出端负载电容,测试出了不同电源电压下CMOS闩锁效应需要的栅极触发电压临界下降沿,并拟合出了0 pF负载电容时的临界下降沿,最终得出了PDSOI CMOS电路存在的CMOS闩锁效应很难通过电学方法测试出来的结论.     

薄膜积累型SOI pMOSFET

对薄膜积累型SOI pMOSFET的制备和特性进行了研究.把一些特性和反掺杂型SOI pMOSFET进行了比较.其亚阈值斜率只有69mV/decade,而且几乎没有DIBL效应.漏击穿电压为10.5V,与反掺杂型相比,提高了40%.饱和电流为130μA/μm,比反掺杂型提高了27%以上.在3V工作电压下,101级SOI CMOS环形振荡器的单级门延迟为56ps.     

亚微米双层多晶硅自对准双极晶体管性能研究

本文采用亚微米工艺和自对准技术制作了发射区宽度分别为0.8μm和0.4μm的两种双层多晶硅自对准双极晶体管。其中采用的是深沟和LOCOS两种隔离联合的隔离方法;EB间自对准是通过均匀的高质量的SiNx侧墙实现的,EB结击穿电压高达4.5V;窄的发射区使得发射极多晶硅在发射区窗口严重堆积,引起了双极晶体管的电流增益增大,同时也降低了管子的速度。工艺和器件模拟显示,发射极多晶硅采用原位掺杂技术,双极晶体管的性能得到了很大的改善。     

采用新的抬高源漏工艺技术制作的全耗尽SOI CMOS器件和电路

采用新的工艺技术,成功研制了具有抬高源漏结构的薄膜全耗尽SOI CMOS器件.详细阐述了其中的关键工艺技术.器件具有接近理想的亚阈值特性,nMOSFETs和pMOSFETs的亚阈值斜率分别为65和69mV/dec.采用抬高源漏结构的1.2μm nMOSFETs的饱和电流提高了32%,pMOSFETs的饱和电流提高了24%.在3V工作电压下101级环形振荡器电路的单级门延迟为75ps.