电沉积Ni－W－SiC复合镀层工艺

讨论了工艺参数对镀层成份的影响，同时还讨论了热处理对Ｎｉ－Ｗ－ＳｉＣ复合镀层组织、结构、硬度和耐磨性的影响。结果表明，采用电沉积工艺可得到含Ｎｉ５０％～５５％、Ｗ４２％～４５．４％和ＳｉＣ３％～７．６％的复合镀层。Ｎｉ－Ｗ－ＳｉＣ复合镀层在镀态时为非晶态，经５００℃×１ｈ或氮、碳共渗后，镀层已晶化，产生了镍固溶体和少量的γ－（ＦｅＮｉ）相，经氮、碳共渗后，还有ＷＣ相和Ｎｉ＿４ｗ相。ＳｉＣ微粒的加入，显著地增加了Ｎｉ－Ｗ合金层的硬度和耐磨性。经氨、碳共渗后的复合镀层的硬度和耐磨性优于其他镀层。     

化学镀Ni-W-B非晶质电阻膜的研究

研究了化学懂Ni-W－B合金的工艺及性能．结果表明，在Ni-B槽液中加入一定量的钨酸钠溶液，不仅能得到含钨、硼的镀层，而且还能提高镀液的沉积速度；Ni-W-B合金层在镀态时为非晶态结构，它的电阻率随钨含量的增加而增大，随镀层厚度的增加而降低．     

激光熔覆TiNbZrMo高熵合金涂层的显微组织与摩擦磨损性能

采用激光熔覆法在304L不锈钢表面制备了TiNbZrMo高熵合金熔覆层.采用X射线衍射仪、扫描电镜、能谱分析仪、显微硬度计以及摩擦磨损实验机研究了TiNbZrMo熔覆层的物相结构、显微组织以及摩擦磨损性能.结果 表明:TiNbZrMo高熵合金是典型的枝晶与枝晶间结构共存,由简单的BCC相组成.熔覆层平均硬度可达到523...     

解同步电路中的功耗优化方法

针对解同步方法设计的异步电路存在冗余功耗的问题,提出一种功耗优化的解同步异步电路设计方法.首先以迭代结构乘法器为例分析操作数及电路操作行为对异步流水线功耗的影响;然后将窄数据特性及操作行为特性引入到解同步设计方法中,其中窄数据特性用于优化数据通路,操作行为特性用于优化控制通路;最后采用该方法对异步传输触发体系结构(TTA)微处理器计算内核进行功耗优化设计.实验结果表明,结构优化后的异步TTA微处理器内核功耗明显减少,约为解同步异步内核功耗的60%.     

一种解同步电路优化设计方法的研究和实现

解同步电路设计方法可以与现有EDA工具较好地兼容,可以极大地提高异步电路的设计效率.基于解同步电路的抽象模型--控制图,提出了一种解同步电路优化设计方法,优化过程由解同步电路的性能评价函数作为指导,在不影响电路性能的前提下有效地减小电路控制通路的面积.选取了一系列标准测试电路进行了实验,最终解同步电路控制通路所需的局部控制器数量减少了54%,C门的数量减少了76.3%.采用该设计方法,设计实现了0.35μm工艺条件下的32位解同步乘法器,实验结果表明,相对于传统的解同步电路设计方法,提出的优化设计方法可以在保持电路性能的前提下有效地减小电路的面积.     

基于现场保存与恢复的双核冗余执行模型

本文提出了基于现场保存与恢复的双核冗余软错误恢复执行模型DCR。该执行模型在两个冗余的内核上执行相同的线程,并对store指令进行比较。本文对每个内核增加了硬件实现的现场保存与恢复机制,在检测到软错误以后可以恢复到上一现场保存点继续执行。实验结果表明,与传统的软错误恢复执行模型CRTR相比,DCR执行模型对核间通信带宽的需求降低了57.5%。在发生软错误的情况下,DCR能够恢复99.69%的软错误。     

同步数据触发体系结构中指令预取技术研究

同步数据触发体系结构SDTA将传统指令级并行细化到微操作级并行,具有较高的数据处理能力,但其特殊的指令格式及指令特性,给指令Cache访问带来了挑战。指令预取技术能够有效地降低指令Cache的访问失效率,增强处理器取指能力,提高性能。本文分析了SDTA指令集特性,提出了一种适合SDTA指令集特性的软硬件相结合的混合指令预取机制,采用硬件预取引擎和软件提示相结合进行预取。该方法能够有效地提高指令Cache命中率,且具有实现简单、无效预取率低、不会增加代码体积等特点。     

基于熵的信息安全分析方法研究

信息系统安全一直是人们研究的热点。但是,目前重在对各种系统安全防护技术的研究与实现,对信息系统的安全性的量化分析研究却不成熟。为了更好地对信息系统的安全性进行量化分析,本文结合熵的理论分析了熵与信息安全之间的关系,提出了信息安全熵的概念。系统的各个安全属性及系统整体的安全性均可以通过信息安全熵来度量。信息安全熵的值越小,系统越安全。基于熵的信息安全分析方法是对信息系统安全进行分析的一种新探索。     

固定型故障完全可测异步控制电路设计

本文基于直接映射技术和异步控制电路的故障自检测特性,提出了一种固定型故障完全可测的异步控制电路设计方法,并在此基础上对异步控制电路单固定型故障的测试策略进行了较为详细的阐述。结果表明本方法切实有效且额外的面积开销小。     

面向SDTA处理单元的一种功耗评估方法

本文针对同步数据传输体系结构(SDTA)处理单元提出了一种功耗评估方法。基于处理单元的结构抽象,结合SDTA特点,采取不同方法对各个子部件功耗分别进行评估。该方法不仅满足了精度要求,而且具有较好的灵活性与较高的工作效率,特别适应于专用指令集处理器的设计流程。实验表明,与PrimePower门级功耗评估工具的模拟结果比较,70%与90%的样本误差分别小于8.2%与10.8%,但评估效率提高了12000倍左右。