基于精细可扩展编码的多视角视频编码研究

多视角视频几倍于目前普通视频的数据量,如果不采用有效的压缩编码技术,其有效的传输和存储将是不可能的,也成为制约多视角视频广泛应用的瓶颈.因此,进行高性能多视角视频编码技术的研究是十分必要的.尤其是随着网络的发展,能提供交互的多视角视频技术越来越受到关注.如何有效地通过网络传输多视角视频信号的问题显得更加重要.针对这一问题,采用精细可扩展编码(FGS)的思想设计了多视角视频编码器.实验表明,方案在保证了高编码效率的同时能较好地解决多视角视频的网络传输问题.     

H.264/AVC解码中帧内预测的硬件实现

根据H．264／AVC的特点，设计出一种适合于帧内预测解码的硬件实现方式，并且引入了帧场自适应模式，有利于提高解码效率，并将该结构配合其他设计好的解码器模块，在FPGA上实现了标准清晰度的H．264视频的实时解码。     

一种分像素运动补偿插值滤波方法及高效VLSI实现

现代视频编码标准普遍采用变换与运动补偿预测混合型编码架构,该架构对运动补偿预测后的残差图像和运动矢量等信息进行变换编码,运动补偿预测的准确度对编码性能有显著影响．由于实际对象的运动精度是任意小的,允许运动矢量具有“分像素”精度,可以有效地提高运动补偿预测准确度,为了得到“分像素”位置的像素值,需要参考其周围相邻的像素值进行插值滤波．文中提出了一种低空间复杂度1／4像素插值方法：两步四抽头插值法（Two Steps Four Taps Interpolation,TSFT）,该方法与目前国际上最先进的视频编码标准H．264／AVC相比,可以降低11％的空间复杂度,计算复杂度和编码效率相当,已经被国内制定的编码标准AVS1．0采纳．另外,分像素插值是解码端主要的访存和计算瓶颈,文中给出了一个基于多级流水线结构的VLSI实现结构,可以降低访存带宽,同时提高插值器的运算速度,满足高清视频实时解码的需要．     

智能流媒体视频服务系统

随着多媒体和网络技术的发展,网络视频服务变得越来越重要。该文介绍的智能流媒体视频服务系统,以研究流媒体技术与MPEG技术的融合为基础,提供了一个包括内容制作,内容描述,内容管理,资源检索,内容发布,版权保护的统一的网络视频应用服务智能一体化解决方案。文章简要介绍了系统的结构设计,以及可扩展编码及自适应流传输,智能视频检索,视频水印等涉及的关键技术的实现方法。     

H．264高清视频解码器中参考数据的获取及其硬件实现

提出了一种在H.264高清视频解码芯片设计中读取参考图像数据并用于运动预测的硬件实现方法。硬件设计是基于块尺寸可变的运动预测，根据一种确定的参考图像存储方式，在得到当前块的所有运动预测信息后，实现了运动预测中用于插值运算的参考数据的快速获取，并尽可能节省访问外部RAM的次数与时钟周期，以满足整个设计工程的需要。     

基于偏度-峰度检验的无线局域网室内定位算法

针对室内无线局域网环境下接收信号强度(RSS,received signal strength)样本总体分布不一致而产生较大定位误差的问题,提出了一种基于偏度-峰度检验的室内定位算法.利用偏度-峰度检验法检验RSS样本是否来自正态总体,接受零假设的样本用正态分布近似其总体分布,拒绝零假设的样本用核函数估计其概率密度.实验结果表明提出算法的定位精度比传统算法提高15％以上,而且在相同的定位精度下,能明显降低离线阶段的工作量.     

无线实时多媒体通信系统

文章设计了一个面向无线应用并综合了实时MPEG-4编码、传输和解码的多媒体通信系统，该系统融合了高级视觉中心编码技术和综合抗误码方法，在高误码的无线信道环境下，提高了解码视频的主客观质量。     

图形终端应用协议中计算密集型操作的分布技术

为了有效地解决图形终端应用协议中如多媒体播放等计算密集型图形操作影响终端服务质量的问题，文中分析了终端应用协议中的多媒体播放过程，通过服务器和终端之间对多媒体处理能力的协商，提出一种将计算密集型图形操作在两者之间进行分布实现的自适应方案．方案中将多媒体播放的控制过程和计算密集型的视频解码等图形操作分别在服务器和终端上实现．实验结果表明：此方案可以明显地降低服务器负载并改善终端应用中的多媒体播放质量．     

应用于AVS视频解码器的VLD设计

设计了一种可应用于国家标准AVS(Audio Video Coding Standard)的变字长解码器,根据码流特点进行硬件模块划分;采用桶形移位器并行解码,每个时钟解一个码字,采用Verilog语言进行设计、模拟,通过了FPGA验证。用0.18μmCMOS工艺库综合,电路规模为1.6万门左右,最高频率能够达到166MHz,可实时解码720p/1080i高清AVS码流。     

H.264片上高速可变长解码器设计

可变字长编解码是H.264标准中的一项重要技术,本文设计了一种基于H.264标准的高速可变字长解码器.设计上采用自顶向下的设计方法,首先进行系统结构设计,根据码流特点进行硬件结构划分,尽可能多地进行并行解码,采用桶形移位器.并用C语言设计了系统模型,由C模型为RTL的仿真提供测试向量,在设计的各个阶段都进行了仿真,以保证每个阶段设计的正确性.该模块已通过FPGA验证,并用0.18 μm 的SMIC工艺库进行DC综合,电路规模约1.4万门左右,最高频率可以达到200 MHz,可对H.264高清码流进行实时解码.