硼原子对Si(100)衬底上Ge量子点生长的影响

研究了硼原子对 Si( 1 0 0 )衬底上 Ge量子点自组织生长的影响 .硼原子的数量由 0单原子层变到 0 .3单原子层 .原子力显微镜的观察表明 ,硼原子不仅对量子点的大小 ,而且对其尺寸均匀性及密度都有很大影响 .当硼原子的数量为 0 .2单原子层时 ,获得了底部直径为 60± 5nm,面密度为 6× 1 0 9cm- 2 ,且均匀性很好的 Ge量子点 .另外 ,还简单讨论了硼原子对 Ge量子点自组织生长影响的机制 .     

电导调制型功率器件用穿通结构的基区优化理论

通过对临界击穿电场近似得出的穿通限制击穿电压的分析 ,提出了电导调制型功率器件用穿通结构的基区优化设计解析理论 :对于电导调制功率器件用的各种穿通结构 ,只要其耐压基区的厚度选择为同衬底浓度突变结击穿时的耗尽层宽度的最佳分割长度 ,即穿通因数 F等于4,就可使外延基区的厚度为最小 .同时 ,该耐压基区的击穿电压为最大 .运用该理论的结果 ,得出了此类应用的基区优化设计公式 ,并将计算结果与一些文献的设计值进行了比较 ,纠正了先前计算的不准确性 .     

大功率In(Ga)As/GaAs量子点激光器

利用分子束外延技术和 S- K生长模式 ,系统研究了 In As/Ga As材料体系应变自组装量子点的形成和演化 .研制出激射波长λ≈ 960 nm,条宽 1 0 0μm,腔长 80 0μm的 In( Ga) As/Ga As量子点激光器 :室温连续输出功率大于 3.5W,室温阈值电流密度 2 1 8A/cm2 ,0 .61 W室温连续工作寿命超过 3760小时     

光电负阻晶体管PNEGIT的电路模型和模拟

给出了光表面控制负阻晶体管 PNEGIT( Photo- Controlled Surface Negative ImpedanceTransistor)的电路模型 ,从栅控晶体管数学模型出发并结合光电池的电路模型 ,用电路模型描写带有表面复合和体复合的器件 ,模型为研究 PNEGIT和表面控制负阻晶体管 NEGIT( Surface- Controlled Negative Impedance Transistor)以及探讨该类器件的新用途提供了一种手段 ,把模拟结果与实验进行了对比     

不同结构CMOS运算放大器电路的电离辐射效应

介绍了在相同工艺条件下 ,N沟和 P沟输入两种不同结构 CMOS运算放大器电路的电离辐照响应规律及各子电路对电特性的影响情况 .结果表明 :由辐照感生的氧化物电荷引起的N沟镜像负载的不对称是导致 P沟输入运放电特性衰降的主要机制 ;而由氧化物电荷和界面态引起的 N沟差分对的漏电增大则是造成 N沟输入运放电路性能变差的主要原因     

氮化铝薄膜的低温沉积

介绍了一种 ECR微波放电和脉冲激光沉积相结合低温沉积 Al N薄膜的新方法 .在 ECR氮等离子体环境中用脉冲激光烧蚀 Al靶 ,以低于 80℃的衬底温度在 Si衬底上沉积了 Al N薄膜 .结合样品表征和等离子体光谱分析 ,探讨了膜层沉积的机理 ,等离子体中活性氮物质的存在是 Al- N化合的重要因素 ,等离子体对衬底的辐照促进膜层的形成     

Low Power Design of High Speed CMOS Pulse Stream Neuron Circuit

The greatinformation processing power of human being' s neural systems has attract-ed a lotof attention of those who are dedicated to the implementation of Artificial NeuralNetworks(ANNs) ,which are expected to be of the same computat...     

64dB二进制增益控制带有DCOC和AB类buffer的可编程增益放大器

本文设计了一款二进制增益控制,带有直流失调消除（DCOC）电路以及AB类输出buffer的可编程增益放大器。该放大器采用二极管连接负载的差分放大器结构,电路性能对温度变化及工艺偏差不敏感。根据测试,通过6位数字信号控制,电路可以实现-2dB ~ 61dB的增益动态范围,增益步长1dB,步长误差在 0.38dB以内,最小3dB带宽为92MHz,在低增益模式下,IIP3可达17dBm,1dB压缩点可达5.7dBm。DCOC电路可使该放大器应用于直接变频接收机中,而AB类输出buffer则降低了电路的静态功耗。     

一种具有84.8dB SFDR和72dB SNDR的14位80MS/s CMOS模数转换器

本文描述了一种基于0.35μm CMOS工艺的14位采样率80MS/s的流水线型模数转换器的设计. 所提出的电荷分享校正技术消除了与信号相关的电荷注入效应, 加上片内的低抖动时钟电路, 保证了模数转换器的高动态性能. 一种信号电容开关技术和高对称版图减小了电容失配, 确保了模数转换器的总线性度. 测试结果表明, 该模数转换器在36.7MHz输入频率下, 实现了11.6位的有效位, 84.8dB的无杂散动态范围(SFDR), 72dB的信号噪声失真比(SNDR), 在无校准情况下获得了＋0.63/－0.6 LSB的微分非线性和＋1.3/－0.9 LSB的积分非线性. 输入频率200MHz时,仍然可以保持75dB的SFDR和59dB的SNDR.     

超深亚微米可制造标准单元库设计

当集成电路的特征尺寸下降到100nm以下,可制造性设计就变得尤为重要。本文提出了一种65nm可制造性标准单元库的设计方法。通过精简基本单元的数量,降低光学矫正的时间和空间复杂度;利用DFM设计规则和光学模拟仿真对每个单元的版图进行优化以提高整个单元库的可制造性。应用该方法实现的标准单元库在时序,功耗,面积方面与传统标准单元库相比具有很好的性能,并且通过Foundry的TD部门65nm工艺线的可制造性测试,有利于65nm工艺生产良率的提升。