首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   11篇
  免费   1篇
建筑科学   4篇
无线电   1篇
自动化技术   7篇
  2023年   1篇
  2022年   2篇
  2021年   3篇
  2019年   1篇
  2018年   1篇
  2015年   1篇
  2011年   1篇
  2010年   1篇
  2008年   1篇
排序方式: 共有12条查询结果,搜索用时 15 毫秒
11.
时间敏感网络(time sensitive networking,TSN)作为一种可提供高带宽、高确定性传输服务的新型网络技术,近几年获得了国内外学术界和工业界的广泛关注与研究.然而,由于面向场景的TSN芯片定制困难,目前国内的TSN设备大多采用国外芯片或者基于国外核心IP通过FPGA实现,还没有全自主的TSN芯片可用...  相似文献   
12.
时间敏感网络(time-sensitive networking,TSN)通过时空资源规划保证关键流量传输的实时性和确定性,规划工具在分配时间资源时使用关键帧,在重负载情况下进出芯片的最大交换延时时作为输入参数.为了满足TSN应用的低传输延时要求,TSN芯片设计时需要以最小化最大交换延时为重要目标.当前商用TSN芯片一般采用单流水线交换架构,容易在流水线的入口处发生“完整帧阻塞”问题,导致芯片的最大交换延时难以降低.针对此问题,提出了一种基于时分复用的多流水线交换架构(n-pipeline switching architecture,nPSA)该架构将“完整帧阻塞”问题优化成“切片阻塞”问题.同时,提出了面向时分复用机制的加权轮询式时隙分配算法(WRRSA)以求解不同端口类型组合下的时隙分配方案.目前n PSA架构和WRRSA算法已经在OpenTSN开源芯片和“枫林一号”ASIC芯片(HX-DS09)中得到应用.实际测试结果显示,长度为64 B的关键帧在OpenTSN芯片和“枫林一号”芯片中经历的最大交换延时分别为1648 ns和698 ns,与基于单流水线架构的TSN交换芯片的理论...  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号