首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   91篇
  免费   2篇
  国内免费   33篇
综合类   4篇
机械仪表   1篇
建筑科学   25篇
武器工业   1篇
无线电   62篇
原子能技术   1篇
自动化技术   32篇
  2020年   1篇
  2019年   1篇
  2017年   1篇
  2012年   1篇
  2011年   3篇
  2010年   3篇
  2009年   2篇
  2008年   5篇
  2007年   10篇
  2006年   7篇
  2005年   3篇
  2004年   2篇
  2003年   1篇
  2002年   8篇
  2001年   9篇
  2000年   10篇
  1999年   6篇
  1998年   1篇
  1997年   3篇
  1996年   3篇
  1995年   2篇
  1993年   1篇
  1992年   2篇
  1991年   5篇
  1989年   4篇
  1988年   3篇
  1986年   2篇
  1985年   3篇
  1984年   3篇
  1982年   5篇
  1981年   3篇
  1980年   4篇
  1964年   1篇
  1963年   3篇
  1961年   1篇
  1958年   3篇
  1957年   1篇
排序方式: 共有126条查询结果,搜索用时 0 毫秒
121.
一种改进的基于SAT的多错误诊断算法   总被引:1,自引:0,他引:1  
改进了二种组合电路设计错误诊断DED(Design Error Diagnosis)算法。它使用多可满足性问题(SAT)求解技术,通过对布尔可满足解计数来实现对多个逻辑错误的诊断定位。改进了电路诊断架构,新架构的合取范武表述所使用的变量和子句数目大为减少;通过多种启发武方法,避免了不必要的操作,使算法在时间和内存上保持有效性。  相似文献   
122.
在理论分析的基础上,研制了基于非接触测量条件下等离子体参数诊断的Ka波段透射测量系统.利用已知介电参数的泡沫介质棒验证了Ka波段透射测量系统的可靠性与测量精度,测试结果表明:在静态测量条件下该系统的测量误差小于1.5%.Ka波段透射测量系统应用于激波管等离子体参数诊断,获得了电子密度和碰撞频率的瞬态变化曲线.在相同实验条件下,Ka波段透射测量系统的等离子体电子密度诊断结果与朗谬尔静电双探针的测量结果较为吻合,表明该系统应用于动态等离子体诊断的结果可信,满足非接触测量条件下瞬态等离子体诊断要求.应用误差理论分析了Ka波段透射测量系统的测量误差,结果表明其相对误差小于10%.  相似文献   
123.
本文提出了一种适用于数字信号处理的FPGA结构,该结构能容易的嵌入DSP模块使得在应用于数字信号处理时FPGA的性能得以改善。除了整体结构,本文提出了一种改进的2级多路选择器。 通过在传统2级多路选择器添加SLEEP MODE路径,降低了其静态功耗。此外,本文在长线中途驱动处添加了缓冲器, 使得长线的延迟降低了9.8%,而面积只增加了4.7%。该结构已经成功流片,采用的是标准的0.13um工艺,裸片面积为6.3 × 4.5mm2,采用QFP208封装。与传统FPGA相比,常用DSP模块测试例子的性能提高了28.6% ~ 302%  相似文献   
124.
<正> 工业建筑具有一般建筑的共性,又具有突出的个性;它既与社会生产活动密切相关,而又对城市的布局和发展以及市容等方面产生较大的影响,这是因为它具有明确的使用功能和一定的视觉艺术价值。因此,工业建筑虽然属于生产建筑,但仍然是包括建  相似文献   
125.
成都制革二厂的设计是属于一种中型制革联合企业的性质,除用牛皮、猪皮及羊皮制造面革并一部分制造底革外,还包括机械制鞋和手工制鞋以及皮箱皮件等产品。过去成都的制革工业大部属于半手工业或手工业的方式,虽然其产品质量比西南其他地区较好一些,但毕竟产量有限,且质量也还比不上上海及武汉等地。地方政府为了满足人民  相似文献   
126.
集成电路时间延迟优化分析与模拟   总被引:2,自引:0,他引:2  
李文石  唐璞山  许杞安  章焱 《微电子学》2004,34(6):655-657,662
基于Elmore模型,优化分析了N级二维CMOS传输门链和Ⅳ门三维双栅SOI IC的时间延迟,给出了HSPICE模拟结果。研完表明,由相同尺寸管子构成的N级二维CMOS门链,当把N级分作每3级为一组并且以缓冲门相间隔时,总时延存在极小值;由宽度尺寸比为3的三级不等尺寸管子所构造的传输门链间隔以缓冲门,也存在最小时延;当N门三维双栅SOI IC分为6个器件层时,可获得最小的时间延迟。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号