振动筒式压力传感器

本文介绍了振动筒式压力传感器的结构,讨论了它的工作原理和温度误差及其补偿,并讨论了振动筒式压力传感器在飞机上的应用.     

基于对称天线相位干涉仪的入射角估计及跟踪

针对现有相位干涉仪角度估计算法在近场条件下性能不佳的问题,该文提出一种远近场均性能良好的改进的导向矢量匹配算法。该算法采用对称结构天线接收来波信号,利用近场条件下对称位置天线的到达相位差中距离相关项对消的特性设计新的代价函数。代价函数最大值位置对应的入射角即为目标信号的入射角估计。在此基础上,利用相关函数的梯度正比于角度误差的特性设计角跟踪环路。作为一种局部极值估计算法,角跟踪环路相比其它全局最大值估计算法具有更好的相位噪声鲁棒性。仿真实验验证了该算法在不同相位噪声以及远近场条件下的优良性能。     

基于高频电压信号注入与改进卡尔曼滤波的永磁同步电动机控制系统设计

以永磁同步电动机(PMSM)为研究对象,基于脉振高频电压信号注入技术和改进卡尔曼滤波技术,本文提出了一种新的PMSM无传感器控制系统。具体方法是,注入将脉振高频电压信号注入同步旋转坐标系的d轴,从高频载波电流中通过空间凸极跟踪技术提取转子位置估计误差信号,转速和位置估计信息通过改进卡尔曼滤波器处理得到。仿真实验结果表明,这种方法可以实现PMSM的调速控制。     

小型面源黑体在红外目标模拟器的应用

本文提出了红外（3~5μm）目标模拟器对光源的需求,同时对腔室黑体和面源黑体的特点进行比较和分析,说明了面源黑体更适合应用在红外目标模拟器中。并将小型面源黑体成功的应用在某型红外目标模拟器中实用表明,面源黑体能够更好的满足红外目标模拟器的需求。     

基于LonWorks的复合模糊PID智能路灯节点开发

采用LonWorks现场总线技术开发了智能路灯监控节点,改进了传统的模糊PID控制器结构,采用3个子模糊控制器组成一个复合模糊PID控制器,把过渡时间作为各子模糊控制器的公共输入,并采用遗传算法（GA）对复合模糊PID控制器的隶属度函数进行了离线优化,从而使监控网络的通信效率与通信质量大大提高,并实现了路灯照度随行人车辆多少自动调节。     

微波交会对接雷达目标跟踪的卡尔曼滤波器设计

针对空间交会对接应用中追踪航天器对目标航天器的精密跟踪,采用三阶修正卡尔曼滤波器直接在球坐标系下对径向距离和径向速度进行联合跟踪,采用2个结构一致的二阶修正卡尔曼滤波器分别对俯仰角和俯仰角速度、方位角和方位角速度进行联合跟踪。提出一种状态噪声的实时估计算法,有效地解决了卡尔曼滤波应用中状态噪声的参数设计问题。仿真结果表明,本文设计的卡尔曼滤波器能够精确地跟踪目标航天器,同时具有较强的动态适应能力。     

Q460C高强度钢柱滞回性能有限元分析

为进一步研究Q460C高强度钢柱的滞回性能,在已有试验研究的基础上,采用通用有限元分析软件ANSYS建立了数值模型,对Q460C高强度钢材焊接箱形和H形截面柱在常轴力和水平往复荷载作用下的滞回性能进行模拟,并研究了残余应力对高强度钢试件滞回性能的影响。将有限元分析结果与已有试验结果进行对比,两者吻合较好。研究结果表明：采用提出的Q460C高强度结构钢滞回模型进行有限元分析,能较为准确的预测Q460C高强度钢材焊接H形和箱形柱的滞回性能;试件内残余应力对Q460C高强度钢材焊接H形和箱形截面柱的滞回性能影响较小。     

国家体育馆钢结构屋盖焊接工程施工技术(下)

3.3 现场焊接组拼装焊接变形控制技术 3.3.1 基本原则 焊接服从于滑移,这是笔者安排焊接顺序的基本原则.本工程的工地焊接分两大部分:地面焊接和高空焊接.二者所遵循的共同原则是: (1)采用先焊中间节点,再向桁架两端节点扩展的焊接顺序,以避免由于焊接收缩向一端累积而引起的桁架各节点间尺寸误差; (2)不在同一支管的两端同时施焊; (3)节点焊接时应采取对称焊接法保证杆件轴线角度的准确性,并减小焊接应力.     

极低载噪比高动态信号的载波跟踪锁频环研究

为提高极低载噪比下锁频环对含较大多普勒变化率成份的高动态回波信号的频率跟踪能力,提出了一种改进的锁频环结构,在传统锁频环基础上,增加1个环专门用于跟踪回波信号的多普勒变化率.鉴别器采用2种频率估计算法相互配合获得了宽鉴频范围和高鉴别精度,对鉴别结果采用野值剔除技术,保证了极低载噪比条件下环路的工作稳定,环路滤波器采用多级带宽逐级切换策略,兼顾了频率跟踪精度和环路收敛速度,仿真结果表明:改进锁频环能对载噪比低至16 dBHz的高动态回波信号进行稳定可靠、高精度的频率跟踪.     

FPGA Implementation of Wave Pipelining CORDIC Algorithms

The implementation of the coordinate rotational digital computer (CORDIC) algorithm with wave pipelining technique on field programmable gate array (FPGA) is described. All data in FPGA-based wave pipelining pass through a number of logic gates, in the same way that all data pass through the same number of registers in a conventional pipeline. Moreover, all paths are routed using identical routing resources. The manual placement, timing driven routing and timing analyzing techniques are applied to optimize the layout for achieving good path balance. Experimental results show that a 256-LUT logic depth circuit mapped on XC4VLX15-12 runs as high as 330MHz, which is a little lower than the speed of 336MHz based on the conventional 16-stage pipelining in the same chip. The latency of the wave pipelining circuit is 30.3ns, which is 36.4% shorter than the latency of 16-stage conventional pipelining circuit.