改性SiO2水溶胶在棉织物超疏水整理中的应用

采用溶胶-凝胶法,以甲基三甲氧基硅烷为前驱体,氨水为催化剂,十六烷基三甲氧基硅烷为添加剂,在表面活性剂十二烷基苯磺酸钠作用下制备了改性纳米SiO2水溶胶,并将其成功应用于棉织物的超疏水整理.通过控制氨水用量和表面活性剂浓度,制备不同颗粒尺寸及粒径分布的改性SiO2水溶胶,讨论溶胶粒径大小及分布对棉织物拒水性的影响.采用...     

预防性养护超薄磨耗层材料路用性能研究

超薄磨耗层技术是一种可以延长道路使用寿命、改善行车环境、提高道路安全性的高速公路路面养护技术,主要应用于高速公路沥青混凝土路面的预防性养护和轻微病害的矫正性养护,是一种超长耐久的表面磨耗层。我国常用的超薄磨耗层材料为改性沥青,为此分别对AC-10、SMA-10和Novachip三种级配的SBS改性沥青混合料进行高温稳定性、低温抗裂性、水稳性和抗滑性研究。研究结果标明,三种材料的性能均符合要求,其中Novachip性能最优。     

聚醚类水溶性化学降粘剂THEC的室内评价

研制了一种聚醚类乳化降粘剂。本实验旨在评价浓度、矿化度、油水比对降粘效果的影响,并考察了降粘剂与破乳剂的配伍性。结果表明,该降粘剂降粘效果好,对后续破乳无影响。     

基于1073芯片的网络IP高清播放机设计

IPTV业务给消费者带来了新的业务体验,个人计算机、机顶盒或手机都可以作为IPTV业务的终端,而基于机顶盒的高清播放器应该是未来的主流终端本文给出一种高清播放器的设计思路和方案.     

不同强度混凝土力学性能退化行为试验分析

通过不同浓度盐酸和不同强度混凝土,研究了盐酸对混凝土力学性能的影响,通过测试混凝土的质量变化、弹性模量变化、抗弯强度变化和抗压强度变化,得出:C25混凝土的相对动弹性模量比C55混凝土的衰减程度要快的多;C55混凝土的抗弯强度比C25混凝土的衰减程度要略快;混凝土遭受盐酸腐蚀后的强度衰减可表示为盐酸浓度的指数函数。得出的结论可为今后高性能混凝土设计提供依据。     

浅谈精细化管理理念在房地产项目品质管理体系中的渗透

在房地产项目管理过程中,实施精细化管理的主要目的是为了降低管理成本,减少资源占用,避免项目开发风险,提高企业的经济效益。本文首先对房地产业精细化管理的实际情况进行了分析,然后对精细化管理体系构建的原则以及精细化管理体系的构建措施进行了探讨。     

太阳能保温体系——利用可再生能源的外墙保温体系

本文介绍了一种可以额外利用太阳能的新型外墙保温体系.阐述了太阳能保温材料的定义,材料组成及其性能要求和太阳能保温体系的工作原理.在建筑模型中对太阳能保温体系的节能功效进行分析比较.同时展示了StoTherm Solar太阳能保温体系,并介绍了其在实际工程中的运用情况.     

昆山花桥国际商务城桥苑生态恢复与景观设计

为了配合中国勘察设计协会园林和景观设计分会2011年年会,分会与《风景园林》杂志社合作,刊出分会优秀风景园林设计作品。这是园林景观行业中最优秀的勘察设计成果的代表。这些优秀作品不仅展现了本土设计机构的理念和水平,也反映了我国园林景观设计的水平和风貌。同时,这些作品的先进理念与技术为更好地推动中国本土园林景观设计行业的发展做出了贡献。     

K2Ti4O9制备TiO2-B纤维快速嵌锂负极材料

以四钛酸钾(K₂Ti₄O₉)经离子交换得到的四钛酸(H₂Ti₄O₉·xH₂O)为前驱体,经过不同温度热处理得到不同结晶度的氧化钛纤维。对样品进行XRD、Raman、FE-SEM及TEM等结构形貌表征,发现600℃烧结可得到纯相、高结晶度的TiO₂-B材料。并考察了其作为锂离子电池负极材料的容量、倍率和稳定性。嵌锂性能测试发现,TiO₂-B相材料的首放容量可以达到225 mA·h·g^-1,比相近结构的锐钛矿(anatase)相材料高50 mA·h·g^-1,即22.5%的容量。与相似结构anatase材料的倍率结果对比发现,TiO₂-B纤维倍率性能更高,主要是TiO₂-B纤维的开放结构使其锂离子扩散系数达到1.92×10^-7 cm²·s^-1,是anatase相材料的8倍。1 C稳定性测试发现循环80次后容量仍然高于anatase,且最终容量稳定在159 mA·h·g^-1,比anatase材料的64 mA·h·g^-1高1.5倍。     

Low cost design of microprocessor EDAC circuit

An optimization method of error detection and correction (EDAC) circuit design is proposed. The method involves selecting or constructing EDAC codes of low cost hardware, associated with operation scheduling implementation based on 2-input XOR gates structure, and two actions for reducing hardware cells, which can reduce the delay penalties and area costs of the EDAC circuit effectively. The 32-bit EDAC circuit hardware implementation is selected to make a prototype, based on the 180 nm process. The delay penalties and area costs of the EDAC circuit are evaluated. Results show that the time penalty and area cost of the EDAC circuitries are affected with different parity-check matrices and different hardware implementation for the EDAC codes with the same capability of correction and detection code. This method can be used as a guide for low-cost radiation-hardened microprocessor EDAC circuit design and for more advanced technologies.