全文获取类型
收费全文 | 3648篇 |
免费 | 267篇 |
国内免费 | 234篇 |
专业分类
电工技术 | 246篇 |
综合类 | 231篇 |
化学工业 | 381篇 |
金属工艺 | 131篇 |
机械仪表 | 274篇 |
建筑科学 | 371篇 |
矿业工程 | 109篇 |
能源动力 | 61篇 |
轻工业 | 362篇 |
水利工程 | 172篇 |
石油天然气 | 264篇 |
武器工业 | 21篇 |
无线电 | 610篇 |
一般工业技术 | 261篇 |
冶金工业 | 104篇 |
原子能技术 | 51篇 |
自动化技术 | 500篇 |
出版年
2024年 | 74篇 |
2023年 | 119篇 |
2022年 | 131篇 |
2021年 | 120篇 |
2020年 | 117篇 |
2019年 | 126篇 |
2018年 | 118篇 |
2017年 | 65篇 |
2016年 | 69篇 |
2015年 | 81篇 |
2014年 | 159篇 |
2013年 | 111篇 |
2012年 | 129篇 |
2011年 | 159篇 |
2010年 | 139篇 |
2009年 | 127篇 |
2008年 | 139篇 |
2007年 | 132篇 |
2006年 | 183篇 |
2005年 | 191篇 |
2004年 | 155篇 |
2003年 | 126篇 |
2002年 | 108篇 |
2001年 | 133篇 |
2000年 | 126篇 |
1999年 | 89篇 |
1998年 | 73篇 |
1997年 | 89篇 |
1996年 | 84篇 |
1995年 | 65篇 |
1994年 | 71篇 |
1993年 | 52篇 |
1992年 | 58篇 |
1991年 | 55篇 |
1990年 | 61篇 |
1989年 | 49篇 |
1988年 | 18篇 |
1987年 | 19篇 |
1986年 | 31篇 |
1985年 | 25篇 |
1984年 | 40篇 |
1983年 | 29篇 |
1982年 | 17篇 |
1981年 | 25篇 |
1980年 | 13篇 |
1979年 | 8篇 |
1966年 | 4篇 |
1964年 | 5篇 |
1957年 | 3篇 |
1947年 | 3篇 |
排序方式: 共有4149条查询结果,搜索用时 15 毫秒
51.
武汉瑞达公司 《信息安全与通信保密》2005,(4):86-87
概 述 对于目前大部分信息安全系统而言,一般都由防火墙、入侵检测和病毒防范等组成,采取堵漏洞、筑高墙、防外攻等老三样,防护者只能将防火墙越砌越高、入侵检测越做越复杂、恶意代码库越做越大,最终的结果是效率低下,防不胜防。由于TCP/IP协议栈设计上的缺陷,对于接入的终端没有源验证,因此使网络不能做到很好的控制和管理,这就引起了网络攻击、木马、病毒蠕虫等各类问题。要做到网络真正的可信可控,必须从信息安全的源头着手,内外共防来构造安全的计算环境。 国内首家推出可信计算平台的瑞达信安认为,通过行为可信(即计算机可信)、… 相似文献
52.
53.
为了提高Ka频段正交频分复用(OFDM)系统的频谱效率,提出了一种子带自适应调制和功率分配算法。该算法在目标误比特率下首先通过等功率分配确定各子带的初始信噪比大小和调制方式,并根据子带信噪比和调制方式的关系,迭代运算出最优的有效子带个数、调制方案和功率分配的比例关系。仿真结果表明,该算法提高了系统中低信噪比下的频谱效率。 相似文献
54.
A 900 MHz fractional-N synthesizer is designed for the UHF transceiver. The VCO with a 4 bits capacitor bank covers 823–1061 MHz that implements 16(24)sub-bands. A 7/8 dual-modulus prescaler is implemented with a phase-switching circuit and high-speed flip–flops, which are composed of source coupled logic. The proposed synthesizer phase-locked loop is demonstrated with a 50 k Hz band width by a low 12.95 MHz reference clock, and offers a better phase noise and band width tradeoff. To reduce the out-band phase noise, a 4-levels 3-order single-loop sigma–delta modulator is applied. When its relative frequency resolution is settled to 10-6, the testing results show that the phase noises are –120.6 d Bc/Hz at 1 MHz and –95.0 d Bc/Hz at 100 k Hz. The chip is2.1 mm2 in UMC 0.18μm CMOS. The power is 36 m W at a 1.8 V supply. 相似文献
55.
56.
57.
58.
介绍西阳、瓜洲两电站的基本情况及其报汛网点的布设,实现洪水高度和电站发电科学化,从而保障了电站上、下游地区的防洪安全和发挥了电站最佳效益。 相似文献
59.
本文提出了一种包含片上感性能量耦合前端和高压刺激生成电路的高集成度神经电刺激器。其中高压感性能量耦合前端由高压全波整流桥(交流输入可达100V),高压串联稳压
器(24V和5V输出),和包含了带隙基准的线性稳压器(1.8V和3.3V输出)构成。凭借高压串联稳压器的大电压输出(24V),该神经电刺激器能够在高的电极-组织接触电阻情
况下输出较大的刺激电流。本文所述芯片使用CSMC 1μm 高压BCD工艺制备,芯片面积为5.8 mm2。在13.56 MHz交流输入情况下测试,表现出良好的稳定性。与类似的芯片相比
,该芯片具有宽输入范围、高输出电压和高集成度的优势,非常适合植入式神经电刺激的应用。 相似文献
60.