OEMCM中光互连布局算法的研究

本文着重于具有FSOI结构的OEMCM的光学互连及其布局算法研究.针对具有CGH的FSOI系统中的互连布局特点,提出一种有效互连布局算法.运用该算法对典型的大规模互连网络示例进行的运算结果表明,该算法不仅能够有效地解决这种FSOI系统中的网络互连具有一定空间局限性的问题,而且与已有的其它互连布局算法的计算机模拟结果相比,本文的算法在布局结果、算法的收敛性等方面具有明显的优点.     

高性能可编程互连资源设计研究

传统的可编程互联结构在短距离互连上往往采用单管、中距离上有双向线,这使得在CLB中查找表(LUT)数目变大后,互连上的延迟会随线长增加而呈指数增长.本文提出了一种改进的高性能互连结构,改进了短、中和长距离互连,使得其在CLB中LUT数目增加的情况下让芯片拥有更好的互连延迟特性,通过对这种互连结构和传统的互连结构进行建模...     

降低石油焦灰分的措施研究

根据高灰分石油焦的特性及应用领域,研究了降低石油焦灰分的措施。分析结果显示,石油焦灰分中的主要元素为O,Ca,S,Fe,Ni,Si,Mn等,金属和非金属元素对石油焦灰分的总贡献比例分别约为43%和57%。X射线衍射分析结果表明,在原油中Ca含量较高的情况下,石油焦灰分中的物质大都以金属氧化物的形态存在,尤其以结构较稳定的CaSO₄和CaO的比例为最高,两种含钙化合物在灰分中合计占比约为90%。对高钙原油实施脱钙处理,可以明显降低延迟焦化焦炭的灰分,且可减小CaSO₄和CaO在灰分中的占比。对原油进行深度脱钙后,原油钙含量与延迟焦化石油焦的灰分对应关系的研究结果表明,石油焦灰分与原油中钙含量之间大体呈线性关系。此结论可为石油焦的生产和销售提供一定的参考。     

电话机简单故障的排除

继2000年国产彩电大规模集体“跳水”之后,又迎来了大规模的价格“雪崩”。此次降价几乎囊括了国产彩电一线的全部品牌,同时带动了一大批国外品牌跟进降价。在价格方面,最高降幅可达30～50%,普通29英寸纯平彩电价格跌破1600元,29英寸逐行扫描彩电价格将降至2400元,其售价基本等于以前市场上的非逐行普通纯平彩电的价格,43英寸背投彩电价格最低将低于6000元,15英寸液晶彩电低于3000元,40英寸等离子彩电低于26000元。与2000年的彩电“跳水”不同的是,此次发动“雪崩”的主打机型偏重于高端产品,从目前市场主流的超平、纯平到高端的背投、液晶…     

多点进料的宽幅片材机中间接管流道有限元模拟

针对宽幅片材挤出成型提出了多点进料的设计思想.首先对机头进行改型处理,尽量保证中间接管的入口流量一致,然后利用有限元模拟中间接管的流场,得出出口的流速和压力分布,进而探讨多点进料的可行性.     

山西中低品位铝土矿的石灰拜耳法溶出

山西中低品位铝土矿的石灰拜耳法溶出工艺研究表明，采用铝土矿重量16％－18％的石灰加入到拜耳法溶出过程中，可以将赤泥的N／S降到0．3以下，A／S1．5以下，从而有助于氧化铝生产过程实现固体废渣的零排放。     

小秦岭某多金属金矿综合利用研究

以小秦岭某多金属金矿为研究对象 ,最终确定采用焙烧—硫酸浸铜—盐浸铅—氰化提金、银工艺分步分离回收铜、铅、金、银。试验结果表明 ,其铜、铅、金浸出率分别达到了 97.0 5 %、89.90 %、96.91%。     

纳米二氧化钛降解有机污染物的试验研究

半导体光催化氧化法是一种新兴的环境污染治理方法，具有非常广阔物应用前景。研究采用均匀沉淀法制备出环境净化新材料半导体材料光催化剂－纳米二氧化钛粉体，粒径10nm，晶型为锐钛矿型，着重介绍了利用光催化氧化的方法处理有机污染物苯酚溶液的试验条件，经紫外光照射后，苯酚的降解率达到99．9％以上。     

表面硅颗粒整形对高硅铝合金缸套摩擦磨损性能的影响

研究了一种新型的高硅铝合金缸套表面处理技术,采用橡胶圈+金刚石颗粒的方式研磨缸套表面,这种表面硅颗粒整形技术可以使硅颗粒凸出表面并且边角圆化。整形处理缸套表面2 min,可制备出凸出高度约为1.2μm,边角轮廓自然圆化过渡的硅颗粒。摩擦磨损试验结果表明,相对于未整形,整形处理后的高硅铝合金缸套的摩擦因数可从0.14降低到0.12,降幅约为14%;磨损量从0.7 mg降低到0.2 mg,降幅约为71%。未整形的硅颗粒表面覆盖一层铝,或与缸套表面保持同一高度。当活塞环与缸套对磨时,铝作为软金属易发生塑性流变,被碾压覆盖到硅颗粒表面上,发生黏着磨损,所以摩擦因数及磨损量较大。而整形后的硅颗粒凸出缸套表面以承担载荷,加强了表面支承力,而且与铝基体共同形成的凹陷处储油,增大润滑效果,同时其边角圆化,避免了应力集中。所以整形技术可以有效地降低高硅铝合金缸套的摩擦因数及磨损量,改善摩擦磨损性能。     

一种采用四/五输入可配置查找表结构和优化进位链的新型FPGA

本文提出了一种FPGA可编程逻辑单元中新型的查找表结构和进位链结构。查找表被设计为同时支持四输入和五输入的结构,可根据用户需要进行配置,且不增加使用的互连资源;在新型的进位链中针对关键路径进行了优化。最后在可配置逻辑单元中插入了新设计的可配置扫描链。该可编程逻辑单元电路采用0.13μm 1P8M 1.2/2.5/3.3V Logic CMOS工艺制造。测试结果显示可正确实现四/五输入查找表功能,且进位链传播前级进位的速度在同一工艺下较传统进位链结构提高了约3倍,同时整个可编程逻辑单元的面积较之前增大了72.5%。结果还显示,本文设计的FPGA在仅使用四输入查找表时,逻辑资源利用率高于Virtex II/Virtex 4/Virtex 5/Virtex 6/Virtex 7系列FPGA;在仅使用五输入查找表时,逻辑资源利用率高于Virtex II/Virtex 4系列FPGA。