JO-9C小尺寸传爆药驱动飞片影响因素模拟仿真研究

为优化传爆序列中传爆药驱动飞片性能,建立小尺寸传爆药驱动飞片作动的仿真模型,提出了一种获取传爆药爆轰产物JWL状态方程参数的计算方法。设计了典型传爆药JO-9C驱动飞片试验,验证了仿真模型和计算方法的准确性。提出了采用飞片速度和动能共同作为其效能评价的参量,研究装药结构、加速膛直径和飞片厚度等因素对飞片效能的影响规律。结果表明：装药长径比为1.5时可兼顾飞片速度与装药量;加速膛直径应不大于装药直径,可获得良好飞片形貌及较高飞行速度;飞片厚度过薄可能会出现断裂。以5 mm直径JO-9C装药结构为例,最优设计为：装药长径比为1.5,即装药高度为7.5 mm,加速膛直径为5 mm,飞片厚度为0.3 mm,此时飞片速度为1 663 m/s,动能为51.79 J.     

基于环境感知与MIH的无缝切换优化研究

网络多样化已经是当今接入网的一大特点,完成各种网络的准确切换和会话连续性保障是其中关键的两项。IEEE802.21框架能够保证移动终端(Mobile Node,MN)在多网络中自由移动,然而保证切换过程中QoS连续性仍是需要解决的问题。针对切换过程中的这两个要求,提出动态阈值和被动资源预留方法保证准时切换和会话连续性,通过仿真可以看到相对传统的固定阈值和无资源预留方法的情况,该方法对切换连续性有一定的改善。     

知识定义的意图网络自治

通信网络的复杂性决定了意图网络自治是无法一蹴而就的,关键在于以全局视角,打通多个网络管控问题域,将网络规律、机理、策略凝练为知识,构建全场景资源调配的知识空间,最终实现意图网络的泛在智能化。围绕6G意图网络,将知识定义智能作为关键使能技术,以提高意图网络的感知和决策闭环能力,构建自学习、自运维的意图网络。实现完全的6G网络自治是一个长期目标,需要分步实现,从提供重复执行操作的替代方案,到执行网络环境和网络设备状态的感知和监控,根据多种因素和策略做出决策,以及有效感知最终用户体验,直到最后网络能够感知运营商和用户的意图,自我优化和演进。     

引线框氧化与可靠性关系的研究

铜材料引线框架具有良好的导电导热性能,同时具备良好的机械性能和较低成本,但是由于框架和塑封料之间较差的粘结力在回流焊时容易造成封装体开裂。文章研究了铜框架氧化膜的特性,以及氧化膜对半导体封装的可靠性影响。根据试验,氧化膜会随着时间温度而增加,当氧气含量低于1%时增加缓慢。当氧化膜的厚度超过20nm时,塑封料与氧化铜之间的结合力就会显著下降,同时交界面的分层也会加剧。最后针对氧化膜厚度受控的产品做回流焊测试,确认是否有开裂,结果表明与结合力测试相符。氧化膜的厚度需要低于42.5nm,可以提高在reflow时的抗开裂性能。     

产学研合作对推动我国全印制电子产业发展的意义

全印制电子是印刷技术与电子技术相结合而形成的一门新兴的综合性学科,产学研合作是促进其产业化进程的有效途径.本文就全印制电子的技术特点、主要研究内容和产学研合作的重要性进行概要的评述和分析.     

基于射频网络的智能家居电能控制系统

针对当前智能家居产品价格昂贵导致普及率不高的情况,设计了一种基于射频网络的智能家居电能控制系统。用户可以通过按键触发、短信通知及定时器设置3种方式对插座进行远程控制。当室内发生火灾或燃气泄漏等危险情况时,插座可自行断电,并同时向用户发送短信警报。将室内多个场景测试的误码率结果对比后,得出了遥控器最佳使用区域。实验结果表明,该系统工作稳定、性价比高。     

基于聚类混合遗传算法的LRP问题研究

在配送系统中,配送中心选址问题与在此基础上的车辆路径问题相互影响,属于NP-hard难题,为有效解决定位-车辆路径问题（LRP）,文中提出的两阶段算法设计结合了聚类算法和混合遗传是算法,针对实际情况在遗传算法中加入爬山算法,同时采用改进的自适应交叉、变异算法,确保种群的最优个体参与进化,提高了遗传算法的局部搜索能力。仿真实验表明,所改进的混合遗传算法有较好高的全局寻优能力,且其收敛速度快,是解决配送路径优化问题的有效方法。     

阀门作动速度对流量可调固体火箭冲压发动机动态响应特性的影响

利用数值模拟的方法,通过研究调节阀以不同速度作动时燃气发生器压强、燃气流量和发动机推力等参数的响应情况,分析了阀门作动速度对燃气流量可调固体火箭冲压发动机动态响应特性的影响.结果表明,调节阀作动速度对参数的响应速度和负调量均有较大影响,其过大或过小均不利于发动机整体性能的提高;在实际情况下,需要综合考虑,以选择合适的阀门作动速度.     

A Fractional-N CMOS DPLL with Self-Calibration

A digital phase-locked loop (DPLL) based on a new digital phase-frequency detector is presented.The self-calibration technique is employed to acquire wide lock range,low jitter,and fast acquisition.The DPLL works from 60 to 600MHz at a supply voltage of 1.8V.It also features a fractional-N synthesizer with digital 2nd-order sigma-delta noise shaping,which can achieve a short lock time,a high frequency resolution,and an improved phase-noise spectrum.The DPLL has been implemented in SMIC 0.18μm 1.8V 1P6M CMOS technology.The peak-to-peak jitter is less than 0.8% of the output clock period and the lock time is less than 150 times of the reference clock period after the pre-divider.     

从智能外设到媒体服务器

分别讨论了智能外设和基于软交换的媒体服务器的功能和作用。时两者的异同点进行了比较。指出从智能外设到媒体服务器的演进路线和进一步发展的方向。