一种应用于DSP嵌入式存储器的灵敏放大器设计

提出了一种新型灵敏放大器,电路由单位增益电流传输器、电荷转移放大器及锁存器三部分组成。基于0.18μm标准CMOS单元库的仿真结果表明,与现有几种灵敏放大器相比,新型灵敏放大器具有更低的延时和功耗,在1.8 V工作电压、500 MHz工作频率、80μA输入差动电流以及DSP嵌入式SRAM6T存储单元测试结构下,每个读周期的延迟为728 ps,功耗为10.5fJ。与电压灵敏放大器相比,延迟减少约41%,功耗降低约50%;与常规电荷转移灵敏放大器相比,延迟减少约22%,功耗降低约37%;与WTA电流灵敏放大器相比,延迟减少11%,功耗降低31.8%。     

船载卫星地球站监控系统设计与实现

分析了船载卫星地球站现有监控方式的不足,提出船载卫星地球站监控系统设计,包括系统硬件及软件设计,对系统关键技术进行阐述。系统利用串口通信、数据库和多线程技术,实现了对设备的实时监控和参数的存储。该系统在Windows Visual C++6.0下开发,完成了对于数据的实时曲线等可视化显示,并采用ODBC数据库访问技术,将现场采集到的数据存储在Access 2000数据库中,为故障诊断提供依据。     

基于Σ-Δ的地震采集系统前置放大器探讨

作为石油勘探中使用的地震数据采集系统,目前主要采用Σ-Δ技术完成A/D转换。而其在整个电压范围内,依线性要求,地震数据采集中的时域起始段大信号与时域后段反射层的小信号,共用同一增益的前置信号放大器,因前置放大器对大信号不能过载,限制了小信号在前端采集时的放大处理。为了更好地在小信号放大上发挥Σ-ΔA/D转换器的强噪声抑制能力、良好的24位处理能力,通过信号分析,提出采用非线性前置放大器的方法,对大、小信号的增益分别处理,并完成了相应的仿真设计。     

Modbus通信协议的FPGA实现

Modbus协议是一个应用广泛的工业现场总线协议,鉴于其简单、开放、帧格式紧凑等优点,于2008年正式成为我国国家标准。介绍一种通过Cyclone系列FPGA实现Modbus RTU模式的方法,首先给出一个可以通用于Modbus主设备和从设备的协议接口单元,然后基于该接口设计了一个通用的Modbus从设备协处理器。实践证明该方法能够满足工业环境的通讯要求,此外,该方法在其他FPGA上也具有一定通用性和推广价值。     

基于马尔科夫和HHT的图像拼接盲检测

基于对图像拼接技术的分析,提出了一种基于马尔科夫模型与Hilbert-Huang变换（HHT）的图像拼接盲检测算法。该算法计算图像DCT域上的马尔科夫转移概率矩阵,同时对图像进行Hilbert-Huang分析,得到两类特征值集,并通过计算相关系数矩阵分析了两者之间的相关性,最后使用支持向量机进行训练与分类。实验结果表明,相对于已有文献,该算法具有较高的检测准确率。     

TVPON＋TVPCN＋EPON＋EPCN技术的实践应用

利用TVPON＋TVPCN＋EPON＋EPCN技术在有线广播电视网络中的完美结合,既实现了传统的广播式大容量信息的下行传输,又实现了互联网接入的双向宽带功能,并对接入网中的有源设备进行全程全网管理。     

基于信誉度的频谱感知数据融合算法

频谱感知数据融合算法对认知无线网络性能起到重要作用,目前各频谱感知算法在检测恶意节点及适应认知用户环境变化上的性能有待加强,为此,提出了一种基于认知用户过往判决记录的改进加权序贯概率比检测算法。该方法通过融合中心记录认知用户过往判决结果的符合次数,改变其信誉度,从而得到该认知用户判决结果在融合结果中所占有的加权,最终得到更为理想的判决结果。     

一种无中心的云存储架构分析

云存储是云计算的基础和支撑,它通过多种技术将存储设备抽象为虚拟的存储资源池,相对于传统存储而言具有高可靠、高可用、高扩展、低成本等优势。云存储系统基于不同的技术架构有着不同的特点,从是否存在元数据节点的角度,对有中心和无中心的典型云存储系统做了简要介绍,并对一种开源的无中心系统Gluster从系统组成、体系架构、工作原理、系统特点等几方面做了重点分析,并认为这是一种很有发展前景的云存储系统。     

多通道数字助听器算法及低功耗VLSI设计

改进了多通道数字助听器中的听力补偿和噪声消除算法,并进行了低功耗VLSI设计.听力补偿方面,提出一种改进的多通道宽动态范围压缩(WDRC)算法;该方法降低了存储和计算开销,并抑制了对残余背景噪音的过度放大.噪声消除方面,利用语音谱和噪声谱的帧间相关性,改进了传统的多子带谱相减算法,使之在硬件实现时便于并行运算,同时不影响消噪性能.最后,综合采用多种低功耗设计方法,在SMIC的130nm工艺条件下,完成了基于上述算法的多通道数字助听器VLSI设计.后仿结果表明,该设计总功耗仅为228μW.     

随机测试程序发生器的设计与实现

随机测试程序生成技术是当前处理器功能验证中一项重要的支撑技术.本设计面向一种专用指令集处理器FlexEngine,在指令集模型建立时,按功能分类,实现对处理器关键单元的选择性测试;引入ISS对指令执行的动态数据分析,增加了寄存器数据范围监控、死循环预警等指令约束.实验结果表明,本设计的选择性测试功能,能够在3000条程序的测试长度下,对关键模块达到超过90%的覆盖率,有效提高了测试效率.