一种二次样条保单调Hermite插值方法

提出一种保单调的二次样条Hermite插值方法。该方法在研究总结其他二次样条插值方法的基础上,通过设定适当的结点斜率保证了插值曲线的单调性,并且给出了算法的严格证明;该算法在一个给定的点列上进行了验证,验证结果表明该算法可以得出连续、平滑的插值曲线,具备较为优秀的性能。     

存储级并行与处理器微体系结构

随着处理器和主存之间性能差距的不断增大,长延迟访存成为影响处理器性能的主要原因之一.存储级并行通过多个访存并行执行减少长延迟访存对处理器性能的影响.文中回顾了存储级并行出现的背景,介绍了存储级并行的概念及其与处理器性能模型之间的关系;分析了限制处理器存储级并行的主要因素;详细综述了提高处理器存储级并行的各种技术,进行了...     

一种高效SMP Cache一致性协议及其实现技术的研究

结点控制器是并行多处理机计算机系统设计中除CPU外的最复杂部件,随着设计工艺水平的提高,它的功能也日益增多。文章将深入介绍SMP多处理机系统结点控制器设计中的一种高效Cache一致性协议以及实现方面的关键技术。     

透绝缘层内窥透视集成电路法中Lock-in的应用

提出一种新的在扫描电子显微镜中非接触无损透过半导体和集成电路表面绝缘层显微内窥透视检测掩盖在其绝缘层下面的半导体的缺陷和集成电路微结构的检测法(简称透表法)和用此法所观测到的图像。同时,本文还介绍了在此新检测法中Lock-in的应用。     

数字信号处理器DSPs的发展

数字信号处理器 ＤＳＰＳ的发展状况,介绍了 ＤＳＰＳ的特点、性能及其评价体系,阐述了现代ＤＳＰＳ的五种结构,最后描述了ＤＳＰＳ的发展趋势。     

一种硬件预取机构及其对系统影响的研究

存储器访问延迟已经成为高性能微处理器性能发挥的关键障碍之一。预取是隐藏访存延迟的重要手段。其通常做法是显式执行指令将数据在实际使用前先和取到离微处理器附近的地方,但是这种方法增加了程序设计人员的负担。本文提出了一种硬件预取方法,即在存储控制器中设计一个VPFB机构用来隐藏访存延迟,并通过模拟分析了它的效果。     

代码组件的组合重用是一种新的程序设计范型

本文在描述了程序设计范型的特性之后,详细地介绍了代码组件的组合重用方法,提出并论述了代码组件的组合重用是一种新程序设计范型的观点.本文还详细地描述了这种新程序设计范型的特点,同时也指出了应当解决的一些课题.     

一种基于小波分析的故障检测与诊断

小波分析是一种时变信号时-频两维分析方法.根据小波分析的思想,构造出一种新型机械设备故障诊断装置,使得机械故障的诊断结果更加准确,并在实际应用中取得了良好效果.实践证明这种拟小波理论的信号处理方法在故障诊断中是十分有效的.     

重油微反控制系统—多线程技术的应用

以Microsoft Visual C 6.0为开发工具,应用Win95/98提供的多线程技术,在重油微反控制软件中实现了软件的实时控制性能。通过源代码剖析,详细阐述了多线程编程的实现方法以及如何安全地在多个线程间共享数据和通信。     

CPU桥ASIC设计中CPU模拟器的设计

功能模拟是设计高性能微处理器接口ＡＳＩＣ芯片的重要环节,目的是消除ＡＳＩＣ的功能性设计错误。为了更好地对ＡＳＩＣ芯片进行模拟,需要灵活、方便、能够体现微处理器行为的ＣＰＵ模型,文章将介绍了对一个ＣＰＵ行为模拟器的开发。