全文获取类型
收费全文 | 74篇 |
免费 | 3篇 |
专业分类
电工技术 | 3篇 |
综合类 | 3篇 |
化学工业 | 6篇 |
建筑科学 | 17篇 |
矿业工程 | 6篇 |
能源动力 | 1篇 |
轻工业 | 7篇 |
水利工程 | 8篇 |
石油天然气 | 3篇 |
无线电 | 9篇 |
一般工业技术 | 2篇 |
冶金工业 | 1篇 |
自动化技术 | 11篇 |
出版年
2023年 | 1篇 |
2022年 | 4篇 |
2019年 | 1篇 |
2018年 | 2篇 |
2015年 | 1篇 |
2014年 | 6篇 |
2013年 | 2篇 |
2012年 | 4篇 |
2011年 | 5篇 |
2010年 | 7篇 |
2009年 | 3篇 |
2008年 | 6篇 |
2007年 | 5篇 |
2006年 | 2篇 |
2005年 | 1篇 |
2004年 | 4篇 |
2003年 | 3篇 |
2002年 | 1篇 |
2001年 | 2篇 |
2000年 | 3篇 |
1999年 | 1篇 |
1998年 | 1篇 |
1997年 | 1篇 |
1996年 | 1篇 |
1995年 | 3篇 |
1994年 | 3篇 |
1993年 | 1篇 |
1991年 | 2篇 |
1987年 | 1篇 |
排序方式: 共有77条查询结果,搜索用时 15 毫秒
11.
12.
13.
黄金明 《探矿工程(岩土钻掘工程)》1987,(4):41-41
目前,我国砂矿钻探方法最普遍的是采用吊锤冲击、抽砂筒取样和双管同步钉进、内管取样的钻探方法,这两种钻探方法由于外管都是钉入地层,终孔拔管都相当困难。除大功率设备靠自身动力起管外,其余大部分设备都要另外附设拔管机构。陆上钻探采用两个20吨以上的千斤顶拔套管。水上钻探在没有好的解决办法时,一般选用大功率动力设备,这样钻探设备的重量,体积就很大,就需要选择大吨位的钻探船。如果水上钻探设施采用钻探平台,那么要求平台也要有很大的承载能力。我队选择的钻探设备功率为6.5hp(1hp=745W),自行设计的钻探平台承载能力较小。在终孔起拔外管时,我们设计了两种结构都比较简单而又有效地起管顶台,具体结构如附图。 相似文献
14.
传统方式下的高校图书馆对于图书文献的入库和出库管理大多是基于条码识别技术来完成的,尤其是书籍入库时更是需要对书籍信息进行录入确认和编目分类确认工作,这种方法存在工作效率低的缺点。提出了一种基于物联网的图书电子标签系统,利用RFID技术和自定义通信协议实现了对图书信息的管理,系统采用恩智浦CLRC663射频芯片实现图书信息的存储,上位机采用C#编写,数据库存储图书信息、电子标签信息、学生卡信息和图书借阅信息等,实现了图书标签的智能化;该设计方案性价比高,可行性较好,相对于传统的解决方案提出了一种全新的设计理念和实现方法。 相似文献
15.
用于顶进施工的大口径钢筋混凝土管接口的水密封性能检验关乎管线的工程质量。针对上海污水治理南线干管工程对所使用的Ф4000mm承插式钢筋混凝土管接口需达到零渗漏的要求,提出了具体的检验方案。检验结果表明,采用环状水压试验架可模拟施工工况条件,进行大口径管材接口的水密封性能检测,特别是接口在允许转角范围内的水密封状况检验。 相似文献
16.
17.
锁相环(PLL)是高性能SOC中必不可少的器件,为芯片提供系统时钟。提出了一款面向高性能SOC应用的高精度全数字锁相环结构,并采用了全新的高精度时间数字转换器(TDC)结构提高鉴相精度,降低TDC的相位噪声,改善了锁相环抖动性能。在先进工艺下完全采用数字标准单元实现了此全数字锁相环系统,解决了模拟电路中无源器件面积过大、抗噪声能力不强以及工艺移植性差等瓶颈问题。该系统最高频率可达到2.6 GHz,抖动性能小于2 ps。 相似文献
18.
本文针对先进处理器中部件级时钟网络设计面临的时钟网络偏斜难控制、时钟负载重动态功耗大的问题,实现了一种高能效局部时钟网络设计方法,提出了基于考虑负载K-means算法的时钟驱动点位置优化算法TKDLO(Timing driven K-means based Driver Location Optimization),在不影响时序的前提下,实现了局部门控时钟驱动单元的位置优化,降低了时钟网络的偏斜.通过采用不同触发器规模的设计验证,模块级时钟长度可以优化15%以上,时钟偏斜优化30%以上.以访存执行部件的时钟设计为例,本文所提出的局部时钟设计方法,相比于传统CTS的实现方式,在时钟延迟和偏斜方面实现了超过50%的优化,整个设计等效频率提升14%、平均功耗优化28%、最终模块能效提升58.7%;相比于基于触发器聚类的fishbone时钟结构,在15.2%的时钟延迟恶化和5%功耗恶化代价下,使模块的频率提升7.6%,能效优化14.2%. 相似文献
19.
在深亚微米设计中,连线延迟时间已经超过器件延迟时间,成为影响性能的瓶颈之一。在线网中插入缓冲器(buffer)是改善线延迟的一种有效方法,但是目前基于缓冲器块(bufferblock)的方法一般因其计算量比较大,算法比较慢,并且也增加布局(floorplan)的复杂性。为此本文提出并实现了一种新的快速算法来解决芯片顶层互连中缓冲器添加问题。 相似文献
20.