高线性低电压低噪声放大器的设计

研究了一种具有高线性的CMOS低噪声放大器,其工作电压可以低于1V.在这个电路中,加一个工作在线性区的辅助MOS管以提高线性特性.仿真表明这种方法可以提高输入三阶交截点,其代价远小于传统方法为获得1dB线性度改善而必须增加1dB功耗的代价.为了降低该电路中的共栅PMOS管的有载输入阻抗,不使其源极处的电压增益过大而降低电路的线性特性,必须优化其尺寸.仿真使用的模型是TSMC 0.18μm射频CMOS工艺库,仿真工具是Cadence的SpectreRF.     

移动信息接收机的研制

介绍了一种新型的通信传媒设备，详细介绍了该接收机的工作机理、结构、功能特点以及软硬件的设计思路。     

宽工作电压范围单电源CMOS误差放大器

采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3～6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。     

一种用于32位CPU的CPL流水线乘加器的设计

综合的32位乘加器需采用5段流水线才能满足CPU的设计指标，但这样会造成与CPU指令流水线不匹配，带来了控制复杂化。为解决这个问题，采用互补传输门逻辑(CPL)设计了用于32位CPU的高速乘加器，使其流水线段数从原来的5段缩减为与CPU指令流水线相匹配的3段，简化了控制、降低了功耗、节省了面积。     

PC和SE有效结合的一种设计新方法

PC和SE分别是Synopsys和Cadence公司主要用于综合和布局布线的优秀EDA工具，两者在集成电路设计中有着紧密的联系。文章在介绍传统设计流程基础上，给出了PC与SE结合的新设计流程，介绍了PC不仅做综合．还兼做布局的设计思想。文章还讨论了PC与SE结合的不兼容问题，在实践基础上提出了解决方法。这种新设计方法对缩减设计周期、增强布局布线的合理性和可靠性提供了有益的参考。     

总线监视器的设计

随着集成电路设计规模的不断增加，传统的验证方法学由于无法提供足够的能力来检查系统所有可能功能的正确性，已经不能满足SoC验证的需求。验证重用方法学是解决这一问题的有效途径。在SoC的验证过程中．利用总线监视器对片上总线上发生的事务进行实时监视，并将监视结果以机器可读的格式显示出来，从而可以帮助验证工程师有效地判断数据传输的正确性，达到验证单个模块和系统功能的目的。本文提出了一种SoC功能。验证平台中总线监视器的设计方法，并给出了具体的实现过程。     

半导体断路开关(SOS)特性研究

本文描述了半导体断路开关(SOS)的制作及性能测试。制作方法采用普通二极管类似的扩散工艺．但其制作工艺的关键在于深结的扩散。在pn结足够深时才能产生SOS效应。描述了制作过程并采用脉冲电路测试了所研制的SOS器件的电学性能。测试结果表明所研制的样品性能达到了与国外水平。     

超大规模集成电路中低介电常数薄膜的制备与检测技术

近年来,低介电常数材料在IC工业中日益受到人们广泛关注,为了降低信号传输延迟和串扰以及由于介电损失而导致的功耗增加,采用低介电常数材料做层间介质是必要的。本文介绍了有关低介电常数材料薄膜的制备方法和基本特性的检测技术。     

主动式红外光电靶的研究

提出了采用红外光源的主动式光电靶的设计构想，用以消除传统天幕靶在对低速弹测量时，声音对测量的干扰，并设计了整个实验方案，在对静态实验结果进行分析的基础上，证明了该种方法的可行性。     

电力系统谐波检测的现状与发展

准确、实时地对电力系统谐波进行检测有着重要的意义。本文根据电力系统谐波测量的基本方法，对近年来电力系统谐波检测的新方法进行了分析和评述。最后对电力系统的谐波测量进行了总结并提出了看法。