RF PDSOI LDMOS器件的电离总剂量辐照效应

研制了一种用于射频领域的叉指栅PDSOI LDMOS晶体管,并分析了总剂量辐照对其静态和小信号射频特性的影响.其静态工作模式下的辐照响应由前/背栅阈值、泄漏电流、跨导和输出特性表征,而其交流工作模式下的辐照响应由截止频率和最高振荡频率表征.实验表明,在室温环境下经过总剂量为1Mrad(Si)的γ射线辐照,不同尺寸和结构的射频SOI LDMOS晶体管的各项指标均表现出明显退化,并且仅当器件工作在静态模式时LBBC LDMOS才表现出优于BTS LDMOS的抗辐照性能.     

总剂量辐照加固的PDSOI CMOS 3线-8线译码器

报道了一种制作在SIMOX晶圆之上的总计量加固的2μm部分耗尽SOI CMOS 3线-8线译码器电路,其辐照特性由晶体管的阚值电压、电路的静态泄漏电流以及电流电压特性曲线表征.实验表明,该译码器的抗总剂量能力达3×105rad(Si),nMOS管和pMOS管在最坏情况下前栅沟道阈值漂移分别小于20和70mV,并且在辐照、退火以及后续追加辐照过程中无明显的泄漏电流增加,电路的功能并未退化.     

薄膜全耗尽SOI CMOS电路高温特性模拟和结构优化

在300～600K温度范围内,利用ISE TCAD模拟软件对全耗尽SOI电路的温度特性进行了模拟分析,得到了较全面的SOI CMOS倒相器静态特性和瞬态特性,并提出了一种改进的AlN-DSOI结构.结果显示,SOI CMOS电路的阈值电压对温度较为敏感,随着温度的升高,输出特性衰退明显.瞬态模拟也表明电路的速度和功耗受外界环境温度的影响较大.改进后的AlN-DSOI结构在有效缓解SOI结构热效应和浮体效应的基础上,显著提高了电路的速度和驱动能力.     

一种抗辐照功率MOSFET器件

报道了一种抗辐射功率MOSFET,通过与国外同类产品的锎源以及钴辐照试验对比,其抗总剂量水平和抗单粒子能力均已达到国际领先水平,并深入研究了单粒子烧毁、单粒子栅穿以及总剂量辐照的机理,提出了大功率MOSFET抗总剂量及单粒子辐射的加固方法。     

薄膜全耗尽SOI CMOS电路高温特性模拟和结构优化

在300～600K温度范围内,利用ISE TCAD模拟软件对全耗尽SOI电路的温度特性进行了模拟分析,得到了较全面的SOI CMOS倒相器静态特性和瞬态特性,并提出了一种改进的AlN-DSOI结构.结果显示,SOI CMOS电路的阈值电压对温度较为敏感,随着温度的升高,输出特性衰退明显.瞬态模拟也表明电路的速度和功耗受外界环境温度的影响较大.改进后的AlN-DSOI结构在有效缓解SOI结构热效应和浮体效应的基础上,显著提高了电路的速度和驱动能力.     

Effect of total ionizing dose radiation on the 0.25 μm RF PDSOI nMOSFETs with thin gate oxide

Thin gate oxide radio frequency （RF） PDSOI nMOSFETs that are suitable for integration with 0.1μm SO1 CMOS technology are fabricated, and the total ionizing dose radiation responses of the nMOSFETs having four different device structures are characterized and compared for an equivalent gamma dose up to 1 Mrad （Si）, using the front and back gate threshold voltages, off-state leakage, transconductance and output characteristics to assess direct current （DC） performance. Moreover, the frequency response of these devices under total ionizing dose radiation is presented, such as small-signal current gain and maximum available/stable gain. The results indicate that all the RF PDSOI nMOSFETs show significant degradation in both DC and RF characteristics after radiation, in particular to the float body nMOS. By comparison with the gate backside body contact （GBBC） structure and the body tied to source （BTS） contact structure, the low barrier body contact （LBBC） structure is more effective and excellent in the hardness of total ionizing dose radiation although there are some sacrifices in drive current, switching speed and high frequency response.     

Si/Ge异质结双栅隧穿场效应晶体管TCAD仿真研究

Si/Ge异质结双栅隧穿场效应晶体管(DGTFET)较传统硅基DGTFET有更好的电学性能。文章基于Sentaurus TCAD仿真软件,构建了有/无Pocket两种结构的Si/Ge异质结DGTFET器件,定量研究了Pocket结构及Pocket区厚度、掺杂浓度等参数对器件开态电流、关态电流、亚阈值摆幅、截止频率和增益带宽积的影响。通过仿真实验和计算分析发现,Si/Ge异质结DGTFET的开态/关态电流、亚阈值摆幅、截止频率和增益带宽积随Pocket区掺杂浓度增大而增大,而Pocket区厚度对器件性能没有明显影响。研究结果为TFET器件的直流、频率特性优化提供了指导。     

部分耗尽DTMOS的模拟和射频特性研究

基于0.35μm部分耗尽SOI CMOS工艺技术平台,我们实现了一种H栅型PDSOI动态阈值MOS晶体管。通过比较H栅型PDSOI动态阈值NMOS和传统PDSOI H栅NMOS的模拟和射频特性,我们深入研究了此类H栅型PDSOI动态阈值NMOS不同于其他H栅MOS器件的工作原理和物理机制。实验结果表明,此类H栅型PDSOI动态阈值NMOS在栅源电压为0.7V和漏源电压为1V的情况下,可获得40GHz截止频率和29.43GHz最大振荡频率。     

Analysis and optimization of current sensing circuit for deep sub-micron SRAM

A quantitative yield analysis of a traditional current sensing circuit considering the random dopant fluctuation effect is presented.It investigates the impact of transistor size,falling time of control signal CS and threshold voltage of critical transistors on failure probability of current sensing circuit.On this basis,we present a final optimization to improve the reliability of current sense amplifier.Under 90 nm process,simulation shows that failure probability of current sensing circuit can be reduced by 80%after optimization compared with the normal situation and the delay time only increases marginally.     

基于RHBD技术的深亚微米抗辐射SRAM电路的研究

研究了目前业内基于抗辐射加固设计(RHBD)技术的静态随机存储器(SRAM)抗辐射加固设计技术,着重探讨了电路级和系统级两种抗辐射加固方式。电路级抗辐射加固方式主要有在存储节点加电容电阻、引入耦合电容、多管存储单元三种抗辐射加固技术;系统级抗辐射加固方式分别是三态冗余(TMR)、一位纠错二位检错(SEC-DED)和二位纠错(DEC)三种纠错方式,并针对各自的优缺点进行分析。通过对相关产品参数的比较,得到采用这些抗辐射加固设计可以使静态随机存储器的软错误率达到1×10-12翻转数/位.天以上,且采用纠检错(EDAC)技术相比其他技术能更有效提高静态随机存储器的抗单粒子辐照性能。