基于FPGA的振动信号采集处理系统设计

在振动信号采集和处理系统设计中,信号的处理时间与可靠性决定着系统应用的可行性。本文设计了一种基于FPGA的振动信号采集处理系统,该系统通过振动信号采集电路、抗混叠滤波电路、AD采样电路将电荷信号转化为数字信号送入FPGA,在FPGA处理设计中利用数据流控制方法并行实现了信号的采样和处理,并在数据存储和访问过程中采用时钟时标方法判断信号采样过程中的数据丢失情况,有效提高了振动信号处理的实时性及可靠性。本设计在真实环境中进行了验证,系统运行稳定可靠,满足各项技术应用要求。     

一种基于级联H桥光伏并网逆变器的变移相角载波移相调制策略

级联H桥光伏并网系统中,H桥直流侧光伏板的环境、参数差异及故障等多种因素均会导致模块间光伏板最大功率点电压产生差异,此时,传统载波移相调制策略的倍频效应失效,输出电压的低频谐波分量无法消除。本文通过简化的谐波分析法对载波移相输出电压的谐波表达式进行详尽的分析,并基于此提出一种移相角实时控制算法来消除系统输出电压低频谐波在载波频率及其倍数处的畸变,最后以三模块级联系统为例进行实验,验证所提算法的有效性和可行性。     

基于ANSYS Workbench的滚珠丝杠副模态分析

针对滚珠丝杠副在外力作用下容易产生变形、振动等特点,以滚珠丝杠副为研究对象,应用Solid Works软件建立滚珠丝杠副三维装配体模型,简化后导入到ANSYS Workbench软件中,在对模型设置约束条件和划分网格后,对其进行模态分析,结果表明:滚珠丝杠副的前六阶振型都为弯曲变形振动,在第六阶固有频率下,丝杠正中位置振动幅度最大,为滚珠丝杠副的薄弱环节。     

多芯片并联功率模块低感低结温封装设计

相较于单个硅绝缘栅双极型晶体管(Si IGBT)芯片,碳化硅(SiC)芯片的载流量较小,因此对于同功率等级的功率模块,需要并联更多的芯片。然而,芯片数量的增多会增大模块失效的风险,因此需要一种低寄生电感低结温的封装设计,来提高多芯片并联SiC模块的可靠性。这里通过对多芯片布局以及垫片位置分布的研究,设计出一款低寄生电感,低结温的多芯片并联功率模块结构。最终基于实验和多物理场仿真软件COMSOL对该封装结构进行验证,实验及仿真结果表明所设计的多芯片并联SiC模块满足低感、低结温的设计目标。     

催化裂化装置高温取热炉的技术改造

催化裂化装置的高温取热炉处于高温、高压、催化剂冲蚀等恶劣环境,易发生炉管泄或漏爆管事故,影响装置的长周期运行。文中阐述了大港石化公司1 400 kt/a催化裂化装置高温取热炉的技术改造方案,通过增加前置炉、炉管表面涂抹高温纳米陶瓷材料等措施,降低了1~#、2~#炉的负荷,提高了烟气能量的回收效率。     

深亚微米存储器各器件辐照特性研究

为了研究抗辐照的EEPROM,针对其系统中的关键元器件（高压NMOS、低压NMOS,高压PMOS、低压PMOS和SONOS存储单元）进行了总剂量辐照实验的研究和分析,同时考虑FN、CHE编程的存储单元的辐照特性差别,为设计抗辐照的EEPROM电路提供理论、实验依据.实验结果表明辐照对低压管（低压NMOS和低压PMOS）的影响主要表现在漏电增加;辐照对高压管（高压NMOS和高压PMOS）的影响主要表现在阈值漂移;辐照对SONOS存储单元的影响主要表现在阈值漂移.从编程方法上讲FN编程有利于提高SONOS存储单元的抗辐照特性.     

EEPROM存储器电荷泵系统抗辐照加固研究

EEPROM存储系统中常采用电荷泵来实现高压和负压,在辐照环境中由于辐照对某些高压器件及电路的影响,可能导致电荷泵产生的电压出现偏移甚至失效,以致影响整个存储器的工作.主要针对电荷泵系统中高压器件的辐照特性进行研究.根据辐照试验前后的测试结果对高压器件以及电路的变化趋势进行分析.通过对辐照环境下高低压器件在阈值电压偏移上的差别分析并结合器件的辐照机理,推断出辐照对高压器件的影响趋势,并针对高压器件辐照特性来研究电荷泵系统中电荷泵电路及基准源电路的抗辐照加固设计方法,以保证整个电荷泵系统在辐照环境下可以为EERPOM存储器提供正常的工作电压.     

基于模型的智能车灯控制器设计与实现

随着智能汽车的快速发展,智能车灯作为其中重要的一个组成部分越来越受到人们的重视。传统上车灯控制器的开发都是采用人工编写代码,这种人工编写代码往往会存在很多问题而且难以验证。提出一种采用模型自动生成代码的嵌入式软件开发方法,只需要对模型进行算法逻辑验证,便可以自动生成代码。这样既提高了代码开发速度,也提高了代码的健壮性。实验结果表明:基于模型的方法可以针对不同平台快速设计代码,并且代码在目标系统上运行良好。     

基于分立器件并联型碳化硅逆变器的叠层母排设计研究

在分立器件并联型碳化硅逆变器中,主功率回路叠层母排的设计需满足低寄生电感、外电路对称及器件均温的目标。然而,现有叠层母排的结构方案大多针对的是功率模块,对于分立器件并联型叠层母排缺乏系统性的设计方法。首先以两管并联为例,展示分立器件并联型叠层母排的三维结构特征。接着提出一种分立器件并联型叠层母排寄生电感建模以及解耦计算方法,为评估并联支路寄生电感大小和对称性提供依据。最终基于Ansys Q3D的参数化仿真分析,对不同器件布局以及关键物理尺寸进行寻优,总结出分立器件并联型叠层母排的设计原则。基于上述方法,设计出一种六管并联型叠层母排结构,通过仿真和实验验证了该结构满足低感,外电路对称以及器件均温的设计目标。