一种高效的FFT处理器地址快速生成方法

地址产生器是FFT处理器的主要组成部分,地址快速生成和旋转因子读取次数是它的两个重要指标,但很少有算法能够将其统一起来。本文采取了一种新的操作数地址生成顺序并构造了一种新的FFT循环级数表示方法,基于操作数地址的位倒序方式,提出了一种兼有地址简单快速生成与避免重复读取旋转因子特点的可变长地址生成方法,解决了以往地址产生时生成速度与旋转因子重复读取之间的矛盾,实现了快速和降低系统功耗的统一。     

薄栅氧化层击穿特性的实验研究

在恒流应力条件下测试了薄栅氧化层的击穿特性,研究了TDDB的击穿机理,讨论了栅氧化层面积对击穿特性的影响.对相关击穿电荷QBD进行了实验测试和分析,研究结果表明：相关击穿电荷QBD除了与氧化层质量有关外,还与应力电流密度以及栅氧化层面积强相关.得出了QBD的解析表达式,并且对相关参数进行了研究.     

第一性原理计算硼和氮原子对石墨烯光电性能的调制

通过设计B和N原子取代碳原子,可以实现对石墨烯性能的调制.结果显示,石墨烯的带隙被打开,狄拉克锥在费米能级上上下移动,类似于对其进行p型或n型掺杂.在费米能级处电子态存在,电荷从杂质转移到C原子上或者从碳原子转移到杂质上.静态介电函数ε_1(0)增大,在对应可见光及其以下的能量区域出现了新的吸收峰.由于B或N的掺杂,使得石墨烯中等离子体激发减少,导致了电子能量损失函数峰值的减少.只有一个明显的峰值与本征石墨烯最高峰的位置相同,但是峰值的高度显著增加.     

Two-dimensional threshold voltage analytical model of DMG strained-silicon-on-insulator MOSFETs

For the first time,a simple and accurate two-dimensional analytical model for the surface potential variation along the channel in fully depleted dual-material gate strained-Si-on-insulator(DMG SSOI) MOSFETs is developed.We investigate the improved short channel effect(SCE),hot carrier effect(HCE),drain-induced barrier-lowering(DIBL) and carrier transport efficiency for the novel structure MOSFET.The analytical model takes into account the effects of different metal gate lengths,work functions,the drain ...     

pMOS器件的热载流子注入和负偏压温度耦合效应

研究了在热载流子注入HCI(hot-carrier injection)和负偏温NBT(negative bias temperature)两种偏置条件下pMOS器件的可靠性.测量了pMOS器件应力前后的电流电压特性和典型的器件参数漂移,并与单独HCI和NBT应力下的特性进行了对比.在这两种应力偏置条件下,pMOS器件退化特性的测量结果显示高温NBT应力使得热载流子退化效应增强.由于栅氧化层中的固定正电荷引起正反馈的热载流子退化增强了漏端电场,使得器件特性严重退化.给出了NBT效应不断增强的HCI耦合效应的详细解释.     

超薄栅氧化层的击穿机理与模型的研究进展

超薄栅氧化层的可靠性是MOS集成电路中最重要的问题之一。文中综合分析了超薄栅氧化层击穿的物理模型,并对其击穿机理进行了详细的描述,同时还指出了一些物理模型中存在的问题。为深入研究超薄栅氧化的击穿机理及其可靠性的建模奠定了基础。     

一种采用新型时钟馈通补偿技术的栅电压自举开关

Nonlinearity caused by the clock feed-through of a bootstrapped switch and its compensation techniques are analyzed. All kinds of clock feed-through compensation configurations and their drawbacks are also investigated. It is pointed out that the delay path match of the clock boosting circuit is the critical factor that affects the effectiveness of clock feed-through compensation. Based on that, a new clock feed-through compensation configuration and corresponding bootstrapped switch are presented and designed optimally with the UMC mixed-mode/RF 0.18 μm 1P6M P-sub twin-well CMOS process by orientating and elaborately designing the switch MOSFETs that influence the delay path match of the clock boosting circuit. HSPICE simulation results show that the proposed clock feedthrough compensation configuration can not only enhance the sampling accuracy under variations of process, power supply voltage, temperature and capacitors but also decrease the even harmonic, high-order odd harmonic and THD on the whole effectively.     

异质栅全耗尽型应变硅 SOI MOSFET二维解析模型*

本文首次并建立了异质栅全耗尽型应变Si SOI (DMG SSOI) MOSFET的二维表面势沿沟道变化的模型．并对该结构的MOSFET的短沟道效应SCE (short channel effect),热载流子效应HCE(hot carrier effect),漏致势垒降低DIBL (drain induced barrier lowering)和载流子传输效率进行了研究．该模型中考虑以下参数：金属栅长,金属栅的功函数,漏电压和Ge在驰豫SiGe中的摩尔组分．结果表明沟道区的表面势引进了阶梯分布,正是这个阶梯分布的表面势抑制了SCE,HCE和DIBL．同时,应变硅和SOI(silicon-on-insulator)结构都能提高载流子的传输效率,特别是应变硅能提高载流子的传输效率．此外阈值电压模型能者正确表明阈值电压随栅长比率L2/L1减小或应变Si膜中Ge摩尔组分的降低而升高．数值模拟器ISE验证了该模型的正确性．     

一种新的用于RFIC ESD保护的双槽LVTSCR

低压触发硅控整流器件（Low-Voltage Triggering Silicon-controlled Rectifier,LVTSCR）由于具有高的放电效率和低的寄生参数,在ESD防护方面存着诸多优势,尤其对于深亚微米集成电路和高频应用领域。本文对影响LVTSCR回退（snapback）特性曲线的几个重要因素和它的配置方式作了详细的分析和评价,这些参数包括阳极串联电阻、栅电压以及器件的结构和尺寸。并且提出了一种双槽LVTSCR结构,该结构可以获得较高且容易调节的维持电压,从而使其snapback特性很好地符合ESD设计窗口规则。论文的最后讨论了RFIC中采用LVTSCR的ESD保护策略。     

GaAs PHEMT器件的退化特性及可靠性表征方法

测量了应力前后GaAs PHEMT器件电特性的退化,指出了GaAs PHEMT阈值电压的退化由两个原因引起.栅极下AlGaAs层深能级的空穴积累可以解释阈值电压漂移中暂时性的、可恢复的那部分,积累在栅金属与半导体之间界面层的空穴可以解释阈值电压漂移中永久性的漂移.空穴积累来源于场助作用下电子的退陷和沟道中碰撞电离产生的空穴向栅极流动时被俘获.对高场下碰撞电离率的实验曲线进行拟合,得到碰撞电离率与器件沟道电场峰值的量化关系,可以对GaAs PHEMT器件的电性能和可靠性进行评估.