A sub-circuit MOSFET model with a wide temperature range including cryogenic temperature

A sub-circuit SPICE model of a MOSFET for low temperature operation is presented.Two resistors are introduced for the freeze-out effect,and the explicit behavioral models are developed for them.The model can be used in a wide temperature range covering both cryogenic temperature and regular temperatures.     

一种测试功率MOSFET热阻的新方法

阐述了一种测试功率MOSFET热阻的新方法。该方法选取漏源电流作为温度敏感参数,在相同漏源电压和栅源电压幅度下,当栅源电压条件由直流形式变为脉冲形式时,漏源电流是有差异的,这一差异是由结温的不同造成的。而脉冲栅源电压下环境温度的调整可以用来模拟直流条件下的结温,由此可以测得器件在直流条件下的热阻。该方法具有精度高、实现容易和操作方便等优点,可作为功率MOS器件结温和热阻的有效测试方法。     

SOI硅膜厚度对RESURF LDMOS参数的影响

对SOI LDMOS进行了建模,得到了器件各主要参数的最优值与SOI硅膜厚度的关系式.以此为基础用专业软件Medici和Tsuprem-4对器件进行了模拟,得到了最优漂移区浓度、最优击穿电压等参数随SOI硅膜厚度的变化曲线,这些结果对实际器件的设计以及工艺生产具有参考意义.     

PDP选址驱动芯片的HV-COMS器件设计

设计出一种能与 0 .6μm的标准低压 CMOS工艺完全兼容的 HV-CMOS (High Voltage CMOS)结构 ,并提出了具体的工艺实现方法——单阱非外延工艺 ,该工艺能降低生产难度和成本。同时采用 TSUPREM-4对该结构进行工艺模拟 ,并用 MEDICI对该结构的电流 -电压和击穿等特性进行模拟。该结构的 HV-CMOS应用于 PDP(Plasma Display Panel)选址驱动芯片 ,能在 80 V、40 m A的工作要求下安全工作     

nLEDMOS热载流子效应在版图及工艺上的改善方法

Two layout and process key parameters for improving high voltage nLEDMOS （n-type lateral extended drain MOS） transistor hot carrier performance have been identified. Increasing the space between Hv-pwell and n-drift region and reducing the n-drift implant dose can dramatically reduce the device hot carder degradations, for the maximum impact ionization rate near the Bird Beak decreases or its location moves away from the Si/SiO2 interface. This conclusion has been analyzed in detail by using the MEDICI simulator and it is also confirmed by the test results.     

高压gg-LDMOS在ESD应力条件下的热特性研究

The thermal characteristics of high voltage gg-LDMOS under ESD stress conditions are investigated in detail based on the Sentaurus process and device simulators.The total heat and lattice temperature distributions along the Si–SiO2 interface under different stress conditions are presented and the physical mechanisms are discussed in detail.The influence of structure parameters on peak lattice temperature is also discussed,which is useful for designers to optimize the parameters of LDMSO for better ESD performance.     

一种100WLED路灯驱动电源设计

设计了一种恒流型100 W LED路灯驱动电源。该电源采用反激拓扑,输入220 V/50 Hz的交流电,能够实现稳定的恒流输出,开路状态下具有限压保护功能。与传统的LED驱动电源相比,该电源兼顾了高效率和功率因数,同时简化了电路结构,降低了成本。在此对该驱动电源的电路进行简要介绍,分析了恒流原理,同时阐述了变压器的设计方法,最后搭建的样机满载效率达到87.5%,功率因数达到0.9以上,带灯后恒流输出在3 A,电流纹波小于50 mA。     

CMOS集成电路中电源和地之间的ESD保护电路设计

讨论了3种常用的CMOS集成电路电源和地之间的ESD保护电路,分别介绍了它们的电路结构以及设计考虑,并用Hspice对其中利用晶体管延时的电源和地的保护电路在ESD脉冲和正常工作两种情况下的工作进行了模拟验证。结论证明：在ESD脉冲下,该保护电路的导通时间为380ns;在正常工作时。该保护电路不会导通．因此这种利用晶体管延时的保护电路完全可以作为CMOS集成电路电源和地之间的ESD保护电路。     

高可靠性P-LDMOS研究

分析了沟道高电场分布产生原因及各个参数对高电场的影响,提出了两条沟道设计的原则——拉长沟道同时降低沟道浓度.模拟结果显示,两条原则能够有效地降低沟道两端的两个峰值电场,从而缓解沟道热载流子效应,提高P-LDMOS的可靠性.     

PDP驱动芯片中高压LDMOS建模

建立了PDP驱动芯片用高压LDMOS的SPICE子电路模型,该模型集成了LDMOS固有特性：准饱和特性、电压控漂移区电阻、自热效应、密勒电容等. 与其他物理模型和子电路模型比较,该模型不但能提供准确的模拟结果,而且建模简单快捷,另外该模型可较容易地嵌入SPICE模拟软件中. 模型的实际应用结果显示：模拟与实测结果误差在5%以内.